【導讀】有顯示屏，可見對顯示屏的控制電路進行研究具有很大的市場需求。有廣泛的使用領域。方法，將該控制器分成用VHDL語言進行描述的五個子模塊來實現(xiàn)的。在實驗開發(fā)板上，也進行了硬件調試。調試結果表明，設計的VGA控制器。圖像信息，并在這幾種模式之間靈活切換和通斷。它工作穩(wěn)定，達到了設計要。性，維護簡單，可靠性好等優(yōu)點。大大地縮短了設計周期，降低了生產成本。

　　

【正文】 程，其內部嵌有 VHDL、Verilog 邏輯綜合器。 Quartus II 也可以利用第三方的綜合工具，如： Leonardo Spectrum、 Synplify Pro、 FPGA Compiler II，并能直接調用這些工具。同樣， xx 大學學士學位論文 15 Quartus II 具備仿真功能，同時也支持第三方的仿真工具，如： ModelSim。 此外， Quartus II 與 MATLAB 和 DSP Builder 結合，可以進行基本 FPGA 的 DSP系統(tǒng)開發(fā)，是 DSP 硬件系統(tǒng)實現(xiàn)的關鍵 EDA 工具。 Quartus II 包括模塊化的編譯器。編譯器包括的功能模塊有分析 / 綜合器（ Analysis amp。 Synthesis）、適配器（ Fitter）、裝配器（ Assembler）、時序分析器（ Timing Analyzer）、設計輔助模塊（ Design Assistant）、 EDA 網(wǎng)表文件生成器（ EDA Netlist Writer）、編輯數(shù)據(jù)接口 (Compiler Database Interface )等?？梢酝ㄟ^選擇 Start Compilation 來運行所有的編譯器模塊，也可以通過選擇 Start 單獨運行各個模塊。還可以通過選擇 Compilation Tool (Tools 菜單 )，在 Compiler Tool 窗口中運行該模塊來啟動編譯器模塊。在 Compiler Tool 窗口中，可以打開帶模塊的設置文件或報告文件，或打開其他相關窗口。 此外， Quartus II 還包含了許多十分有用的 LPM （ Library of Parameterized Modules）模塊，它們是復雜或高級系統(tǒng)構建的重要組成部分，也可以再 Quartus II 中與普通設計文件一起使用。 Altera 提供的 LPM 函數(shù)均基于 Altera 器件的結構做了優(yōu)化設計。在許多實用情況中，必須使用宏功能模塊才可以使用一些 Altera 特定器件的硬件功能。例如各類片上存儲器、 DSP 模塊、 LVDS 驅動器、 PLL 鎖相環(huán)以及 SERDES 和 DDIO 電路模塊等等。 Quartus II 編譯器支持的硬件描述語言有 VHDL（支持 VHDL‘87 及 VHDL‘97 標準）、 Verilog HDL 及 AHDL (Altera HDL) ， AHDL 是 Altera 公司自己設計、制定的硬件描述語言，是一種以結構描述方式為主的硬件描述語言，只有企業(yè)標準。 Quartus II 允許來自第三方的 EDIF 文件輸入，并提供了很多 EDA 軟件的接口， Quartus II 支持層次化設計，可以再一個新的編輯輸入環(huán)境中對使用不同輸入設計方式完成的模塊（元件）進行調用，從而解決了原理圖與 HDL 混合輸入設計的問題。在設計輸入之后， Quartus II 的編譯器將給出設計輸入的錯誤報告。 Quartus II 擁有性能良好的設計錯誤定 位器，用于確定文本或圖形設計中的錯誤。對于使用 HDL 的設計，可以使用 Quartus II 帶有的 RTL Viewer 觀察綜合后的 RTL 圖。在進行編譯后，可對設計進行時序仿真。在仿真前，需要利用波形編輯器編輯一個波形激勵文件。編譯和仿真經(jīng)過檢測無誤后，便可以將下載信息通過 Quartus II 提供的編程器下載入目標器件中去了。 特別的就是該軟件還提供 IP 核， IP 核就知識產權核或知識產權模塊的意思。著名的美國 Dataquest 咨詢公司將半導體產業(yè)的 IP 定義為用于 ASIC 或FPFA/CPLD 中的預先設計好的電路功能 模塊。 IP 分為軟 IP、固 IP、硬 IP。 軟 IP 是用 VHDL 等硬件描述語言描述的功能塊，但是并不涉及用什么具體的電路元件實現(xiàn)這些功能。固 IP 是完成了綜合的功能塊。它有較大的深度，以網(wǎng)表文件的形式提交客戶使用。 硬 IP 則為 完成了 掩模 的 可供用戶調用的功能模塊 。 xx 大學學士學位論文 16 VHDL 語言簡介 VHDL 的英文全稱為 VHSIC（ Very High Speed Integrated Circuit） Hardware Descriptiong Language，翻譯成中文就是超高速集成電路硬件描述語言。 誕生于 1982 年。由美國國防部（ DOD）發(fā)起創(chuàng)建，由 IEEE(The institute of Electrical and Electronics Engineers)進一步發(fā)展。 1987 年底， VHDL 被 IEEE 和美國國防部確認為標準硬件描述語言 。 自 IEEE 公布了 VHDL 的標準版本， IEEE1076（簡稱 87 版 )之后，各 EDA 公司相繼推出了自己的 VHDL 設計環(huán)境，或宣布自己的設計工具可以和 VHDL 接口。此后 VHDL 在電子設計領域得到了廣泛的接受，并逐步取代了原有的非標準的硬件描述語言。 1993 年， IEEE 對 VHDL 進行了修訂，從更高 的抽象層次和系統(tǒng)描述能力上擴展 VHDL 的內容，公布了新版本的 VHDL，即 IEEE 標準的 10761993 版本，（簡稱 93 版）?，F(xiàn)在， VHDL和 Verilog 作為 IEEE 的工業(yè)標準硬件描述語言，又得到眾多 EDA 公司的支持，在電子工程領域，已成為事實上的通用硬件描述語言。有專家認為，在新的世紀中， VHDL 于 Verilog 語言將承擔起大部分的數(shù)字系統(tǒng)設計任務。 一個完整的 VHDL 語言通常包含 5 個部分： （ entity）。用于描述系統(tǒng)的外部接口信號。 （ architecture）。 用于描述 系統(tǒng)的行為、系統(tǒng)數(shù)據(jù)的流程或系統(tǒng)組織結構形式。 （ configuration） 。屬性選項，描述層與層之間、實體與結構體之間連接關系。 。屬性選擇，用于把共享的定義放置其中。具體講，就是存放各單元都能共享的數(shù)據(jù)類型、常量、子程序等。 （ library）。存放 已編譯的實體、結構體、包集合和配置，可由用戶生成或由 ASIC 芯片制造商提供。 VHDL 主要用于描述數(shù)字系統(tǒng)的結構，行為，功能和接口。具有功能強大、設計靈活；支持廣泛、易于修改；獨立于器件的設計、與工藝無關；強大的系統(tǒng)硬件描述能力；很 強的移植能力等特點。 FPGA 簡介 可編程邏輯器件（ Programmable Logic Device， PLD）是 20 世紀 70 年代發(fā)展起來的一種新型邏輯器件，是目前數(shù)字系統(tǒng)設計的主要硬件基礎。目前生產和使用的 PLD 產品主要有可編程只讀存儲器（ PROM）、現(xiàn)場可編程邏輯陣列（ Field Programmable LogiArray， FPLA）、可編程陣列邏輯（ Programmable Array Logic， PAL）、通用陣列邏輯（ GeneriArray Logic， GAL）、可擦除的可編程邏輯器件（ Erasable Programmable Logic Device， EPLD）、復雜可編程邏輯器件（ Complex Programmable Logic Device， CPLD）、現(xiàn)場可編程門陣列（ Field Programmable GateArray， FPGA）等幾種類型。其中 EPLD、 CPLDFPGA 的集成度較高，屬于高密度 PLD。 可編程只讀存儲器（包括 EPROM、 EEPROM），其內部結構由 ―與陣列 ‖和 xx 大學學士學位論文 17 ―或陣列 ‖組成。他可以用來實現(xiàn)任何以 ―積之和 ‖形式表示的各種組合邏輯?？删幊踢壿嬯嚵校?PLA）是一種基 于 ―與 —或陣列 ‖的一次性編程器件，由于器件內部的資源利用率低，現(xiàn)已不常使用?？删幊剃嚵羞壿嫞?PAL）也是一種基于―與 —或陣列 ‖的一次性編程器件。 PAL 具有多種輸出結構形式，在數(shù)字邏輯設計上具有一定的靈活性。通用可編程邏輯（ GAL）是一種電可擦寫、可重復編程、可設置加密位的 PLD 器件。 GAL 器件有一個可編程的輸出邏輯宏單元OLMC，通過對 OLMC 配置可以得到多種形式的輸出和反饋。 可擦除的可編程邏輯器件（ EPLD）的基本邏輯單元是宏單 元，他由可編程的 ―與 —或陣列 ‖、可編程寄存器和可編程 I/O 三部分組成。由于 EPLD 特有的宏單元結構、大量增加的輸出宏單元數(shù)和大的與陣列，使其在一塊芯片內能夠更靈活地實現(xiàn)較多的邏輯功能。復雜可編程邏輯器件 CPLD 是 EPLD 的改進型器件。一般情況下， CPLD 器件至少包含三種結構：可編程邏輯宏單元、可編程I/O 單元和可編程內部連線。部分 CPLD 器件還集成了 RAM、 FIFO 或雙口RAM 等存儲器，以適應 DSP 應用設計的要求。 現(xiàn)場可編程門陣列（ FPGA）在結構上由邏輯功能塊排列為陣列，并由可編程的內部連線連接這些功能塊，來實現(xiàn)一定的邏輯功能。 FPGA 的功能由邏輯結 構的配置數(shù)據(jù)決定，在工作時， 這些配置數(shù)據(jù)存放在片內的 SRAM 或者熔絲圖上。使用 SRAM 的 FPGA 器件，在工作前需要從芯片外部加載配置數(shù)據(jù)，這些配置數(shù)據(jù)可以存放在片外的 EPROM 或其他存儲體上，人們可以控制加載過程，在現(xiàn)場修改器件的邏輯功能。 現(xiàn)場可編程門陣列 FPGA 是 20 世紀 80 年代中期出現(xiàn)的高密度可編程邏輯器件。 FPGA 的結構類似于掩膜可編程門陣列（ MPGA），他由許多獨立的可編程模塊組成，用戶可以通過編程將這些模塊連接起來實現(xiàn)不同的設計。 FPGA兼容了 MPGA 和陣列 PLD 兩者的優(yōu)點，因而具有更高的集成度、更強的邏輯實現(xiàn)能力和更好的 設計靈活性。 Xilinx 公司是最早推出 FPGA 產品的經(jīng)銷商，始終占據(jù) FPGA 市場的主流地位。因此，下面以 Xilinx 公司的 FPGA 為例，介紹一下 FPGA 的結構特點。 FPGA 一般由三種可編程電路和一個用于存放編程數(shù)據(jù)的靜態(tài)存儲器SRAM 組成。這三種可編程電路是：可編程邏輯塊（ CLB—Configurable Logic Block）、輸入 / 輸出模塊（ IOB—I/O Block）和互連資源（ IR—Interconnect Resource）?？删幊踢壿嬆K（ CLB）是實現(xiàn)邏輯功能的基本單元，他們通常規(guī)則地排列 成一個陣列，散布于整個芯片；可編程輸入 /輸出模塊（ IOB）主要完成芯片上的邏輯與外部封裝腳的接口，他通常排列在芯片的四周；可編程互連資源（ IR）包括各種長度的連線線段和一些可編程的連接開關，他們將各個CLB 之間或 CLB、 IOB 之間以及 IOB 連接起來，構成特定功能的電路。 FPGA的基本結構如圖 25 所示 。 xx 大學學士學位論文 18 圖 25 FPGA 的基本結構 從圖 25 可以看出， FPGA 主要由以下三部分組成： （ CLB） CLB 是 FPGA 的主要組成部分，他主要由邏輯函數(shù)發(fā)生器、觸發(fā)器和數(shù)據(jù)選擇器等電路組成。 /輸出模塊（ IOB） IOB 提供了器件引腳和內部邏輯陣列之間的連接。他主要由觸發(fā)器、輸入緩沖器和輸出觸發(fā) /鎖存器和輸出緩沖器組成。 （ IR） 可編程互連資源（ IR）可以將 FPGA 內部的 CLB 和 CLB 之間連接起來，構成各種具有復雜功能的系統(tǒng)。 IR 主要由許多金屬線段組成，這些金屬線段帶有可編程開關，可以通過自動布線實現(xiàn)各種電路的連接 [4]。 本章小結 本章主要介紹了顯示器的顯示控制 技術 ，為 VGA 顯示控制器的設計提供理論支持；顏色模型的引入，介紹了產生各種顏色的原理 ，怎樣實現(xiàn)彩色顯示 ；分屏顯示技術以及矩陣切換技術的簡介，是為了 增加 控制器的控制功能；自頂向下的設計方法和 Quartus II 軟件以及 VHDL 語言與 FPGA 結構的簡介，則是闡述了 EDA 的 設計 理論和實現(xiàn)工具。 xx 大學學士學位論文 19 第 3章 VGA 顯示控制器 的 VHDL 設計 本章詳細介紹了 VGA 顯示控制器的整體設計架構 及其 控制 機制，采用 基于VHDL 的 自頂向下的設計思想，并使用模塊化的設計方法來實現(xiàn) 分配 功能模塊的特定功能。通過對各個模塊 進行 分別設計 和 利用 Quartus II 軟件提供的強大的仿真工具對相應模塊進行軟件仿真分析。通過所暴露出的問題或不足，進行相應 的修正 ， 最終 達到 各功能模塊的具體 要求，為 Quartus II 軟件 中 頂層原理圖輸入所需的元件調用提供支持 。 顯示控制器的整體設計 系統(tǒng) 整體設計思想 根據(jù) VGA 顯示的控制原理可知僅需要 5 個控制信號： R、 G、 B （ 3 基色信號）、 HS（行同步信號）、 VS（場同步信號）就可以實現(xiàn)控制 CRT 顯示器正確顯示。根據(jù) RGB 顏色模型可知由 R、 G、 B 三種基色可以組合出任意種顏色。但我們在實驗的驗證階段可以僅用 R、 G、 B 三種基色的二元化值 (0 和 1)的不同組合來驗證設計的正確性。 VGA 的控制信號是要求符合工業(yè)顯示標準的，即 要符合（ 64048060Hz）這個顯示標準。 在 VGA 標準下，根據(jù)矩陣切換技術，可以實現(xiàn) 在 有多臺主機的情況下，