模擬電子技術(shù)基礎(chǔ)課程設(shè)計(編輯修改稿)
2024-11-13 18:54 本頁面
【文章內(nèi)容簡介】 密特觸發(fā)電路各一個。（15分）圖12 如圖12所示為基于施密特觸發(fā)器的整波電路。它的功能是將正弦波轉(zhuǎn)化為方波信號。仿真的示波器截圖如下圖所示。蘇州科技大學(xué) 電子與信息工程學(xué)院 數(shù)字電子技術(shù)基礎(chǔ)課程設(shè)計報告電子1412姓名：孫瑋圖13 如圖14所示為基于555定時器的多諧振蕩電路。其充電周期T1=Ln2*（R1+R2）C2，放電周期T2=Ln2*R1*C2，T=T1+T2。因此，圖中電路所產(chǎn)生信號頻率為f=1/T=476Hz。測量波形如下圖所示。圖14 蘇州科技大學(xué) 電子與信息工程學(xué)院 數(shù)字電子技術(shù)基礎(chǔ)課程設(shè)計報告電子1412姓名：孫瑋二、提高部分（40分）、制作一個時鐘電路，具有時、分、秒顯示、重置、預(yù)置等功能，要求寫出必要的設(shè)計過程，并畫出對應(yīng)的邏輯圖，實現(xiàn)仿真。（15分）計數(shù)部分截圖如圖15所示；置數(shù)如圖16所示；復(fù)位如圖17所示。秒鐘設(shè)計：秒鐘是六十進制，用兩片74HC160實現(xiàn)，第一片作為秒，十進制，第二片作為十秒，設(shè)置成六進制，并將第一片的進位信號連接到第二片的ENT與ENP；秒位滿十進制進位溢出給十秒位計數(shù)信號，所以秒位計十次，十秒位計一次，從而實現(xiàn)六十進制。74HC160輸出端接數(shù)碼管讀出計數(shù)。分鐘設(shè)計：原理和秒鐘一樣，也是采用六十進制。時鐘設(shè)計：時鐘與之前兩個不一樣，設(shè)置為二十四進制，整體進行置數(shù)，當(dāng)時鐘達到24時直接置零，從頭開始計數(shù)。秒鐘與分鐘之間的連接：當(dāng)秒鐘計到59時，會對分鐘產(chǎn)生進位。所以用與門將秒位的二進制九和十秒位上的二進制五通過與門連接到分鐘的ENT/ENP使得分鐘正常計數(shù)開始，從而實現(xiàn)秒鐘計數(shù)六十次，分鐘計數(shù)一次。分鐘與時鐘的連接：原理與秒鐘和分鐘的連接類似，將秒鐘和分鐘上的二進制位的59通過一個與門連接到時鐘的ENP/ENT，使得時鐘得以正常計數(shù)，從而實現(xiàn)分鐘計數(shù)60，時鐘計數(shù)一次。整體時鐘的置零：將各個位的CLR位引出來和六進制的復(fù)位連線經(jīng)與門之后連接到單刀雙擲開關(guān)上，CLR是低電平有效，所以當(dāng)單刀雙擲開關(guān)接地時，整個時鐘電路時置零。整體時鐘電路置數(shù)：將每一片的74HC160的輸入端連接到一個開關(guān)，通過控制開關(guān)的連接控制輸入1或者0。將所有芯片的Load端引至一個單刀雙擲開關(guān)，低電平有效，從而實現(xiàn)同時置數(shù)。以上就是設(shè)計時鐘電路的簡要思路。圖15 蘇州科技大學(xué) 電子與信息工程學(xué)院 數(shù)字電子技術(shù)基礎(chǔ)課程設(shè)計報告電子1412姓名：孫瑋圖16圖1用兩片四位全加器74283和必要的邏輯門設(shè)計一個數(shù)制轉(zhuǎn)換電路，實現(xiàn)將輸入的兩位十進制數(shù)轉(zhuǎn)換成二進制數(shù)，十進制數(shù)的輸入采用8421BCD碼來表示，要求寫出必要的設(shè)計過程，并畫出對應(yīng)的邏輯圖，實現(xiàn)仿真。（15分）圖18 蘇州科技大學(xué) 電子與信息工程學(xué)院 數(shù)字電子技術(shù)基礎(chǔ)課程設(shè)計報告電子1412姓名：孫瑋如圖18所示為仿真的截圖。其左端輸入BCD碼10001001，右端LED顯示的是01011001，均分別為十進制數(shù)89。設(shè)計思路：假設(shè)有一個兩位十進制數(shù)X，其對應(yīng)的八位BCD碼為ABCDEFGH，即ABCD*(10000)BCD +EFGH=(X)10。上式=ABCD*（1000）B+ABCD*（10）B+EFGH，所以二進制為ABCD000+ABCD0 +EFGH=ABCD000+ ABCD0+0EFG0+H。由上式可知，H可以直接輸出，其為二進制的最低位。然后我們可以用第一片74283將ABCD與0EFG求和，將得到的結(jié)果設(shè)為KLMN，進位為O。于是二進制數(shù)可以表示為KLMN0+ O00000+ABCD000+H。由此可見，M與N分別為二進制的倒數(shù)第三與第二位。而其前四位可由74283將ABCD與OKL相加得到，最終輸出七位二進制數(shù)。、自主設(shè)計一個具有特定功能，且包含4個以上不同類型芯片的系統(tǒng)，要求寫出必要的設(shè)計過程，并畫出對應(yīng)的邏輯圖，實現(xiàn)仿真。（10分）本部分我自主設(shè)計了一個四位二進制乘法器，其仿真截圖如下所示。圖中兩個輸入端分別輸入了1011與1101，其乘法運算結(jié)果為10001111，與仿真結(jié)果相符。圖19 蘇州科技大學(xué) 電子與信息工程學(xué)院 數(shù)字電子技術(shù)基礎(chǔ)課程設(shè)計報告電子1412姓名：孫瑋設(shè)計思路：假設(shè)一個四位二進制數(shù)為ABCD，另外一個為EFGH，則其相乘的運算過程為：ABCD*EFGH=(A*E)(B*E)(C*E)(D*E)000+(A*F)(B*F)(C*F)(D*F)00+(A*G)(B*G)(C*G)(D*G)0+(A*H)(B*H)(C*H)(D*H)。因此我們可以將EFGH每一位提出來與ABCD每一位相乘，然后將其加起來求和。這里提出EFGH中每一位的過程可以通過移位寄存器實現(xiàn)。此外，因為74HC283只能實現(xiàn)4位二進制的全加過程，因此每次相加完都需要將和的最低位取出進行保存。此處保存使用移位寄存器（因為前面我們使用了移位寄存器，且其也移動四位，所以可以使用前面使用的移位寄存器來實現(xiàn)數(shù)據(jù)的保存）。另外，因為74HC283不是時序邏輯電路，所以需要將它輸出的用于下一步求和的數(shù)據(jù)（此處的數(shù)據(jù)為求和結(jié)果的高三位與進位）存于寄存器中。等待下個上升沿到來后，將數(shù)據(jù)傳輸?shù)?4HC283的B輸入口（B4輸入進位，B3~B1輸入前一次求和結(jié)果的高三位）。由此，經(jīng)過四個周期之后，乘法運算就全部計算完畢。但由于在運行完四個周期后還會繼續(xù)運行，導(dǎo)致數(shù)據(jù)無法保存，所以需要加一個計數(shù)器（這里采用74HC160）。
試題試卷相關(guān)推薦
鄂ICP備17016276號-1