【文章內(nèi)容簡介】 時，被定義為高阻輸入。 P0 能夠用于外部程 序數(shù)據(jù)存儲器，它可以被定義為數(shù)據(jù) /地址的第八位。在 FIASH 編程時， P0 口作為原碼輸入口，當 FIASH 進行校驗時， P0 輸出原碼，此時 P0 外部必須被拉高。 P1 口： P1 口是一個內(nèi)部提供上拉電阻的 8 位雙向 I/O 口， P1 口緩沖器能接收輸出 4TTL 門電流。 P1 口管腳寫入 1 后，被內(nèi)部上拉為高， 可用作 輸入， P1 口被外部下拉為低電平時，將輸出電流，這是由于內(nèi)部上拉的緣故。在 FLASH 編程和校驗時， P1 口作為第八位地址接收。 P2 口： P2 口為一個內(nèi)部上拉電阻的 8 位雙向 I/O 口， P2 口緩沖器可接收，輸出 4 個 TTL門電流，當 P2 口被寫 “1”時，其管腳被內(nèi)部上拉電阻 拉高，且作為輸入。并因此作為輸入時，P2 口的管腳被外部拉低，將輸出電流。這是由于內(nèi)部上拉的緣故。 P2 口當用于外部程序存儲器或 16 位地址外部數(shù)據(jù)存 儲器進行存取時， P2 口輸出地址的高八位。在給出地址 “1”時，它利用內(nèi)部上拉優(yōu)勢，當對外部八位 地址數(shù)據(jù)存儲器進行讀寫時， P2 口輸出其特殊功能寄存器 的內(nèi)容 。P2 口在 FLASH 編程和校驗時接收高八位地址信號和控制信號。 X T A L 218X T A L 119A L E30EA31P S E N29RS T9P 0 .0 /A D 039P 0 .1 /A D 138P 0 .2 /A D 237P 0 .3 /A D 336P 0 .4 /A D 435P 0 .5 /A D 534P 0 .6 /A D 633P 0 .7 /A D 732P 1 .01P 1 .12P 1 .23P 1 .34P 1 .45P 1 .56P 1 .67P 1 .78P 3 .0 /R X D10P 3 .1 /T X D11P 3 .2 /I NT 012P 3 .3 /I NT 113P 3 .4 /T 014P 3 .7 /R D17P 3 .6 /W R16P 3 .5 /T 115P 2 .7 /A 1 528P 2 .0 /A 821P 2 .1 /A 922P 2 .2 /A 1 023P 2 .3 /A 1 124P 2 .4 /A 1 225P 2 .5 /A 1 326P 2 .6 /A 1 427U4A T 8 9 C5 1 圖 1 AT89C51 單片機 6 P3 口： P3 口管腳是 8 個帶內(nèi)部上拉電阻的雙向 I/O 口，可接收輸出 4 個 TTL 門電流。當P3 口寫入 “1”后，它們被內(nèi)部上拉為高電平，并用作輸入。作為輸入，由于外部下拉為低電平，P3 口將輸出電流（ ILL）這是由于上拉的緣故。 P3 口也可作為 AT89C51 的一些特殊功能口，如下表所示： RXD（串行輸入口） TXD（串行輸出口） /INT0（外部中斷 0） /INT1（外部中斷 1） T0（記時器 0 外部輸入） T1（記時器 1 外部輸入） /WR（外部數(shù)據(jù)存儲器寫選通） /RD（外部數(shù)據(jù)存儲器讀選通） P3 口同時為閃爍編程和編程校驗接收一些控制信號。 RST：復位輸入。當振蕩器復位器件時，要保持 RST 腳兩個機器周期的高電平時間。 ALE/PROG：當訪問外部存儲器時，地址鎖存允許的輸出電平用于鎖存地址的地位字節(jié)。在FLASH 編程期間，此引腳用于輸入編程 脈沖。在平時， ALE 端以不變的頻率周期輸出正脈沖信號，此頻率為振蕩器頻率的 1/6。因此它可用作對外部輸出的脈沖或用于定時目的。然而要注意的是：每當用作外部數(shù)據(jù)存儲器 時，將跳過一個 ALE 脈沖。如想禁止 ALE 的輸出可在 SFR8EH地址上置 0。此時， ALE 只有在執(zhí)行 MOVX， MOVC 指令是 ALE 才起作用。另外，該引腳被略微拉高。如果微處理器在外部執(zhí)行狀態(tài) ALE 禁止，置位無效。 PSEN：外部程序存儲器的選通信號。在由外部程序存儲器取指期間，每個機器周期兩次 /PSEN有效。但在訪問外部數(shù)據(jù)存儲器時，這兩次有 效的 /PSEN 信號將不出現(xiàn)。 EA/VPP：當 /EA 保持低電平時，則在此期間外部程序存儲（ 0000HFFFFH），不管是否有內(nèi)部程序存儲器。注意加密方式 1 時， /EA 將內(nèi)部鎖定為 RESET；當 /EA 端保持高電平時，此間內(nèi)部程序存儲器。在 FLASH 編程期間，此引腳也用于施加 12V 編程電源（ VPP）。 7 三、 控制系統(tǒng)的硬件設計 單片機型號的選擇 通過對多種單片機性能的分析 ，最終認為 89C51 是最理想的電子時鐘開發(fā)芯片。 89C51 是一種帶 4K 字節(jié)閃爍可編程可擦除只讀存儲器的低電壓，高性能 CMOS8 位微處理器，器件采用ATMEL 高密度非易失存儲器制造技術制造，與工業(yè)標準的 MCS51 指令集和輸出管腳相兼容。由于將多功能 8 位 CPU和閃爍存儲器組合在單個芯片中， ATMEL的 89C51 是一種高效微控制器 ，而且它 與 MCS51 兼容 ，且具有 4K 字節(jié)可編程閃爍存儲器 和 1000 寫 /擦循環(huán) ， 數(shù)據(jù)保留時間 為10 年 等特點，是最好的選擇。 數(shù)碼管顯示 工作原理 數(shù)碼管是一種把多個 LED 顯示段集 成在一起的顯示設備。有兩種類型，一種是共陽型，一種是共陰型。共陽型就是把多個 LED 顯示段的陽極接在一起，又稱為公共端。共陰型就是把多個 LED 顯示段的陰極接在一起，即為公共商。陽極即為二極管的正極，又稱為正極，陰極即為二極管的負極，又稱為負極。通常的數(shù)碼管又分為 8 段，即 8 個 LED 顯示段，這是為工程應用方便如設計的，分別為 A、 B、 C、 D、 E、 F、 G、 DP，其中 DP 是小數(shù)點位段。而多位數(shù)碼管，除某一位的公共端會連接在一起，不同位的數(shù)碼管的相同端也會連接在一起。即，所有的 A 段都會連在一起，其它的段也是如此，這是實 際最常用的用法。數(shù)碼管顯示方法可分為靜態(tài)顯示和動態(tài)顯示兩種。靜態(tài)顯示就是數(shù)碼管的 8 段輸入及其公共端電平一直有效。動態(tài)顯示的原理是，各個數(shù)碼管的相同段連接在一起，共同占用 8 位段引管線；每位數(shù)碼管的陽極連在一起組成公共端。利用人眼的視覺暫留性，依次給出各個數(shù)碼管公共端加有效信號，在此同時給出該數(shù)碼管加有效的數(shù)據(jù)信號，當全段掃描速度大于視覺暫留速度時，顯示就會清晰顯示出來。 8 圖 2 共陰數(shù)碼管 74LS373 介紹 ： 373 為三態(tài)輸出的八 D 透明鎖存器 ， 373 的輸出端 O0~O7 可直接與總線相連。 當三態(tài)允許控制端 OE 為低電平時， O0~O7 為正常邏輯狀態(tài)，可用來驅(qū)動負載或總 線。當 OE 為高電平時， O0~O7 呈高阻態(tài)，即不驅(qū)動總線，也不為總線的負載，鎖存器內(nèi)部的邏輯操作不受 影響。 當鎖存允許端 LE 為高電平時， O 隨數(shù)據(jù) D 而變。當 LE 為低電平時， O 被鎖存在 已建立的數(shù)據(jù)電平。當 LE 端施密特觸發(fā)器的輸入滯后作用，使交流和直流噪聲抗擾度被改善 400mV。 引出端符號： D0～ D7 數(shù)據(jù)輸入端 ； OE 三態(tài)允許控制端（低電平有效 ； LE 鎖存允許端 ； O0~O7 輸出端 圖 3 74LS373 9 整個電路原理圖 圖 4 系統(tǒng)電路原理圖 四、 控制系統(tǒng)的軟件設計 程序清單 include include sbit P20=P2^0。 /****定義端口 ****/ sbit khour=P3^0。 sbit kmin=P3^1。 sbit knian=P3^2。