【文章內(nèi)容簡(jiǎn)介】 圖 11 系 統(tǒng)結(jié)構(gòu)圖 系統(tǒng)組成 智能電話錄音系統(tǒng)接收遠(yuǎn)端發(fā)過來的 DTMF 信號(hào)，并對(duì)其進(jìn)行解碼，解碼后的信號(hào)再有中央處理單元采集處理，為了方便用戶使用，系統(tǒng)設(shè)計(jì)了語(yǔ)音提示，智能電話錄音系統(tǒng)一般工作在無人狀態(tài)下，所以應(yīng)具有自動(dòng)摘掛機(jī)電路、復(fù)位功能；為了符合智能化要求，系統(tǒng)采用 AT89C52 作為中央處理器。同時(shí)， 智能電話錄音系統(tǒng)正常工作還需要電源供電電路、驅(qū)動(dòng)電路等輔助電路。由此可以看出，系統(tǒng)主要由振鈴檢測(cè)電路、自動(dòng)摘掛機(jī)電路、 由 DTMF 雙音頻解碼電路、語(yǔ)音提示電路、中央處理單元 AT89C52 等組成。 系統(tǒng)功能 本電路能夠?qū)崿F(xiàn)以下功能： （ 1）主人可以手動(dòng)進(jìn)行錄放音操作。 （ 2）如果來電，響鈴 3 次，如果主人在，接聽則不放音，如果主人不在，則播放留言。 電話接口 振鈴檢測(cè)電路 自動(dòng)摘掛機(jī)電路 DTMF 解碼電路 中 央 處 理 單 元 語(yǔ)音錄放電路 廣東海洋大學(xué) 2021 屆本科生畢業(yè)設(shè)計(jì) 3 （ 3）客人可選擇是否留言。 系統(tǒng)可行性分析 智能電話錄音系統(tǒng)由單片機(jī)構(gòu)成主控部分，進(jìn)行主要的信息處理，接收外部操作指令形成各種控制信號(hào)，并完成對(duì)于各種 信息的記錄；接口電路提供單片機(jī)與電話外線的接口。語(yǔ)音提示電路是該系統(tǒng)的重要組成部分。語(yǔ)音提示電路受單片機(jī)的控制產(chǎn)生相應(yīng)的提示音提示，并通過反饋電路反饋至電話外線。從而使對(duì)方在語(yǔ)音提示下進(jìn)行選擇。 本系統(tǒng)并聯(lián)于電話機(jī)的兩端，不會(huì)影響到電話機(jī)的正常使用。用戶通過異地的電話機(jī)撥打本系統(tǒng)所連接的外線的電話號(hào)碼，通過市局交換機(jī)向電話機(jī)發(fā)出振鈴信號(hào)，振鈴檢測(cè)電路將檢測(cè)到的振鈴信號(hào)送至中央處理單元，如果本系統(tǒng)檢測(cè)到振鈴 三 次即 三 次響鈴后無人接，自動(dòng)摘機(jī)，同時(shí)中央處理單元發(fā)出控制信號(hào)使語(yǔ)音錄放電路發(fā)出事先錄制好的語(yǔ)音提示，用 戶聽到語(yǔ)音提示后便會(huì)按鍵進(jìn)行操作，用戶按鍵產(chǎn)生的信號(hào)會(huì)經(jīng)雙音多頻 DTMF（ Dual Tone MultiFrequency）解碼電路解碼 [2]后，送入中央控制單元。中央控制單元將根據(jù) DTMF 解碼的結(jié)果進(jìn)行相應(yīng)的操作。 第 2 章 主要 硬件 選擇 本章主要介紹了用到的幾個(gè)主要硬件， AT 9C52 微處理器 [3]、 DTMF 解碼芯片 MT8880、 語(yǔ)音芯片 ISD400繼電器 。 微處理器 AT89C52 的概述 AT89C52[4]是 51 系列 單片機(jī) 的一個(gè)型號(hào)，它是 ATMEL 公司生產(chǎn)的。 AT89C52是一個(gè)低電壓，高性能 CMOS 8 位單片機(jī)，片內(nèi)含 8k bytes 的可反復(fù)擦寫的 Flash 只讀程序存儲(chǔ)器和 256 bytes 的隨機(jī)存取數(shù)據(jù)存儲(chǔ)器（ RAM），器件采用 ATMEL 公司的高密度、非易失性存儲(chǔ)技術(shù)生產(chǎn)，兼容標(biāo)準(zhǔn) MCS51指令系統(tǒng)，片內(nèi)置通用 8 位中央處理器和 Flash 存儲(chǔ)單元，功能強(qiáng)大的 AT89C52 單片機(jī)可為您提供許多較復(fù)雜系統(tǒng)控制應(yīng)用場(chǎng)合。 AT89C52 有 40個(gè)引腳， 32個(gè)外部雙向輸入 /輸出（ I/O）端口，同時(shí)內(nèi)含 2 個(gè)外中斷口， 3 個(gè) 16位可編程定時(shí)計(jì)數(shù)器 ,2 個(gè)全雙工串行通信口， 2 個(gè)讀寫口線， AT89C52 可以按照常規(guī)方法進(jìn)行編程 ,但不可以在線編程 (S 系列的才支持在線編程 )。其將通用的微處理器和 Flash 存儲(chǔ)器結(jié)合在一起，特別是可反復(fù)擦寫的 Flash 存儲(chǔ)器可有效地降低開發(fā)成本。 AT89C52 有 PDIP、 PQFP/TQFP 及 PLCC 等三種封裝形式，以適應(yīng)不同產(chǎn)品的需求。 AT89C52 單片機(jī)的硬件結(jié)構(gòu) 如圖 21 所示，為 AT89C52 的硬件結(jié)構(gòu)圖。 AT89C52 單片機(jī)的內(nèi)部結(jié)構(gòu)與 MCS51 系列單片機(jī)廣東海洋大學(xué) 2021 屆本科生畢業(yè)設(shè)計(jì) 4 的構(gòu)成基本相同。 CPU 是有運(yùn)算器和控制其所構(gòu)成的。運(yùn)算器主要用來對(duì)操作數(shù)進(jìn)行算術(shù)、 邏輯運(yùn)算和位操作的?？刂破魇菃纹瑱C(jī)的指揮控制部件，主要任務(wù)的識(shí)別指令，并根據(jù)指令的性質(zhì)控制單片機(jī)各功能部件，從而保證單片機(jī)各部分能自動(dòng)而協(xié)調(diào)地工作。它的程序存儲(chǔ)器為 8k 字節(jié)可重擦寫Flash 閃爍存儲(chǔ)器，閃爍存儲(chǔ)器允許在線 +5V電擦除、電寫入或使用編程器對(duì)其重復(fù)編程。數(shù)據(jù)存儲(chǔ)器比 51 系列的單片機(jī)相比大了許多為 259 字節(jié) RAM。 AT89C52 單片機(jī)的指令系統(tǒng)和引腳功能與MCS51 的完全兼容。 圖 21 AT89C52 的硬件結(jié)構(gòu)圖 AT89C52 的主要功能特性 兼容 MCS51 指令系統(tǒng) 8k 可反復(fù)擦寫 (1000 次） Flash ROM 32 個(gè)雙向 I/O 口 256x8bit 內(nèi)部 RAM 3 個(gè) 16 位可編程定時(shí) /計(jì)數(shù)器中斷 時(shí)鐘頻率 024MHz 2 個(gè)串行中斷 可編程 UART 串行通道 2 個(gè)外部中斷源 共 8 個(gè)中斷源 2 個(gè)讀寫中斷口線 3 級(jí)加密位 低功耗空閑和掉電模式 軟件設(shè)置睡眠和喚醒功能 AT89C52 的引腳說明 AT89C52P 為 40 腳雙列直插封裝的 8 位通用微處理器，采用工業(yè)標(biāo)準(zhǔn)的 C51 內(nèi)核，在內(nèi)部功能及管腳排布上與通用的 8xc52 相同，其主要用于會(huì)聚調(diào)整時(shí)的功能控制。功能包括對(duì)會(huì)聚主 IC 內(nèi)部寄存器、數(shù)據(jù) RAM 及外部接口等功能部件的初始化，會(huì)聚調(diào)整控制，會(huì)聚測(cè)試圖控制，紅外遙控信號(hào) IR 的接收解 碼及與主板 CPU 通信等。主要管腳有： XTAL1（ 19腳）和 XTAL2（ 18 腳）為振蕩 CPU 時(shí)鐘 定時(shí)器 計(jì)數(shù)器 輸入輸出 接口 FLASH RAM 串行通信口 廣東海洋大學(xué) 2021 屆本科生畢業(yè)設(shè)計(jì) 5 器輸入輸出端口，外接 12MHz 晶振。 RST/Vpd（ 9腳）為復(fù)位輸入端口，外接電阻電容組成的復(fù)位電路。 VCC（ 40 腳）和 VSS（ 20腳）為供電端口，分別接 +5V電源的正負(fù)端。 P0～ P3 為可編程通用 I/O 腳，其功能用途由軟件定義，在本設(shè)計(jì)中， P0 端口（ 32～ 39 腳）被定義為 N1 功能控制端口，分別與 N1 的相應(yīng)功能管腳相連接， 13 腳定義為 IR 輸入端， 10 腳和 11 腳定義為 I2C 總線控制端口，分別連接 N1 的 SDAS（ 18 腳）和 SCLS（ 19 腳）端口， 12 腳、 27 腳及 28腳定義為握手信號(hào)功能端口，連接主板 CPU 的相應(yīng)功能端，用于當(dāng)前制式的檢測(cè)及會(huì)聚調(diào)整狀態(tài)進(jìn)入的控制功能。 圖 22為 AT89C52 引腳圖。 圖 22 AT89C52 引腳圖 P0 口 P0 口是一組 8 位漏極開路型雙向 I/O 口，也即地址 /數(shù)據(jù)總線復(fù)用口。作為輸出口用時(shí)，每位能吸收電流的方式驅(qū)動(dòng) 8 個(gè) TTL 邏輯門電路，對(duì)端口 P0 寫“ 1”時(shí)，可作為高阻抗輸入端用。 在訪問外部數(shù)據(jù)存儲(chǔ)器或程序存儲(chǔ)器時(shí)，這組口線分時(shí)轉(zhuǎn)換地址（低 8 位）和數(shù)據(jù)總線復(fù)用，在訪問期間激活內(nèi)部 上拉電阻。 在 Flash 編程時(shí)， P0 口接收指令字節(jié)，而在程序校驗(yàn)時(shí)，輸出指令字節(jié)，校驗(yàn)時(shí)，要求外接上拉電阻。 P1 口 P1 是一個(gè)帶內(nèi)部上拉電阻的 8 位雙向 I/O 口 ,P1 的輸出緩沖級(jí)可驅(qū)動(dòng)（吸收或輸出電流） 4 個(gè)TTL 邏輯門電路。對(duì)端口寫“ 1”，通過內(nèi)部的上拉電阻把端口拉到高電平，此時(shí)可作輸入口。作輸入口使用時(shí)，因?yàn)閮?nèi)部存在上拉電阻，某個(gè)引腳被外部信號(hào)拉低時(shí)會(huì)輸出一個(gè)電流 (IIL)。 與 AT89C51不同之處是， 和 還可分別作為定時(shí) /計(jì)數(shù)器 2的外部計(jì)數(shù)輸入（ ）和輸入（ ）， 在表 21 所示。 Flash 編程和程序校驗(yàn)期間， P1 接收低 8 位地址。 表 21 和 的第二功能 表 引腳號(hào) 功能特性 廣東海洋大學(xué) 2021 屆本科生畢業(yè)設(shè)計(jì) 6 T2，時(shí)鐘輸出 T2EX（定時(shí) /計(jì)數(shù)器 2） P2 口 P2 是一個(gè)帶有內(nèi)部上拉電阻的 8 位雙向 I/O 口， P2 的輸出緩沖級(jí)可驅(qū)動(dòng)（吸收或輸出電流） 4個(gè) TTL 邏輯門電路。對(duì)端口 P2 寫 “1”，通過內(nèi)部的上拉電阻把端口拉到高電平，此時(shí)可作輸入口，作輸入口使用時(shí)，因?yàn)閮?nèi)部存在上拉電阻，某個(gè)引腳被外部信號(hào)拉低時(shí)會(huì)輸出一個(gè)電流 (IIL)。 在訪問外部程序存儲(chǔ)器或 16位地址的外部數(shù)據(jù)存儲(chǔ)器（例如執(zhí)行 MOVX@DPTR 指令）時(shí)， P2口送出高 8 位地址數(shù)據(jù)。在訪問 8位地址的外部數(shù)據(jù)存儲(chǔ)器（如執(zhí)行 MOVX@RI指令）時(shí)， P2口輸出 P2 鎖存器的內(nèi)容。 Flash 編程或校驗(yàn)時(shí)， P2 亦接收高位地址和一些控制信號(hào)。 P3 口 P3 口是一組帶有內(nèi)部上拉電阻的 8位雙向 I/O 口。 P3口輸出緩沖級(jí)可驅(qū)動(dòng)（吸收或輸出電流）4 個(gè) TTL 邏輯門電路。對(duì) P3口寫入 “1”時(shí)，它們被內(nèi)部上拉電阻拉高并可作為輸入端口。此時(shí)，被外部拉低的 P3 口將用上拉電阻輸出電流（ IIL）。 P3 口除了作為一般的 I/O 口線外，更重要的用途是它的第二功能 ，在表 22 所示。 P3 口還接收一些用于 Flash 閃速存儲(chǔ)器編程和程序校驗(yàn)的控制信號(hào)。 表 22 P3 口 的第二功能表 端口引腳 第二功能 RXD(串行輸入口 ) TXD(串行輸出口 ) INT0 （外中斷 0） INT1(外中斷 1) T0（定時(shí) /計(jì)數(shù)器 0） P3. 5 T1（定時(shí) /計(jì)數(shù)器 1） WR（外部數(shù)據(jù)存儲(chǔ)器寫選通） RD（外部數(shù)據(jù)存儲(chǔ)器讀選通） RST 復(fù)位輸入。當(dāng)振蕩器工作時(shí)， RST 引腳出現(xiàn)兩個(gè)機(jī)器周期以上高電平將使單片機(jī)復(fù)位。 廣東海洋大學(xué) 2021 屆本科生畢業(yè)設(shè)計(jì) 7 ALE/PROG 當(dāng)訪問外部程序存儲(chǔ)器或數(shù)據(jù)存儲(chǔ)器時(shí)， ALE（地址鎖存允許）輸出脈沖用于鎖存地址的低 8 位字節(jié)。一般情況下， ALE 仍以時(shí)鐘振蕩頻率的 1/6輸出固定的脈沖信號(hào)，因此它可對(duì)外輸出時(shí)鐘或用于定時(shí)目的。要注意的是：每當(dāng)訪問外部數(shù)據(jù)存儲(chǔ)器時(shí)將跳過一個(gè) ALE 脈沖。 對(duì) Flash 存儲(chǔ)器編程期間，該引腳還用于輸入編程脈沖（ PROG）。 如有必要，可通過對(duì)特殊功能寄存器（ SFR）區(qū)中的 8EH 單元的 D0 位置位，可禁止 ALE操作。該位置位后，只有一條 MOVX 和 MOVC 指令才能將 ALE 激活。此外，該引腳會(huì)被微弱拉高，單片機(jī)執(zhí)行外部程序時(shí)，應(yīng)設(shè)置 ALE 禁止位無效。 PSEN 程序儲(chǔ)存允許（ PSEN）輸出是外部程序存儲(chǔ)器的讀選通信號(hào)，當(dāng) AT89C52 由外部程序存儲(chǔ)器取指令（或數(shù)據(jù)）時(shí)，每個(gè)機(jī)器周期兩次 PSEN 有效 ， 即輸出兩個(gè)脈沖。在此期間，當(dāng)訪問外部數(shù)據(jù)存儲(chǔ)器，將跳過兩次 PSEN 信號(hào)。 EA/VPP 外部訪問允許。欲使 CPU 僅訪問外部程序存儲(chǔ)器（地址為 0000H—FFFFH）， EA端必須保持低電平（接地）。需注意的是：如果加 密位 LB1 被編程，復(fù)位時(shí)內(nèi)部會(huì)鎖存 EA端狀態(tài)。 如 EA端為高電平（接 Vcc 端）， CPU 則執(zhí)行內(nèi)部程序存儲(chǔ)器中的指令。 Flash 存儲(chǔ)器編程時(shí)，該引腳加上 +12V 的編程允許電源 Vpp，當(dāng)然這必須是該器件是使用 12V編程電壓 Vpp。 XTAL1 振蕩器反相放大器的及內(nèi)部時(shí)鐘發(fā)生器的輸入端。 XTAL2 振蕩器反相放大器的輸出端。 AT89C52 的復(fù)位電路 復(fù)位電路是為確保微機(jī)系統(tǒng)中電路穩(wěn)定可靠工作必不可少的一部分，復(fù)位電路的第一功能是上電復(fù)位。一般微機(jī)電路正常工作需要供電電源為 5V177。5%，即 ～ 。由于微機(jī)電路是時(shí)序數(shù)字電路，它需要穩(wěn)定的時(shí)鐘信號(hào)，因此在電源上電時(shí)，只有當(dāng) VCC 超過 蕩器穩(wěn)定工作時(shí)，復(fù)位信號(hào)才被撤除，微機(jī)電路開始正常工作。目前為止，單片機(jī)復(fù)位電路主要有兩種類型：一種是上電復(fù)位，一種是手動(dòng)復(fù)位。其中復(fù)位的原理如圖 23 所示 。 上電復(fù)位原理： VCC 上電時(shí)， C充電，在 10K 電阻上出現(xiàn)電壓，使得單片機(jī)復(fù)位；幾個(gè)毫秒后，C 充滿， 10K 電阻上電流降為 0，電壓也為 0，使得單片機(jī)進(jìn)入工作狀態(tài)。 手動(dòng)復(fù)位原理：工作期間，按下 S， C放電。 S 松手， C 又充電，在 10K電阻上出現(xiàn)電壓，使單片機(jī)復(fù)位。幾個(gè)毫秒后，單片機(jī)進(jìn)入工作狀態(tài) 。 廣東海洋大學(xué) 2021 屆本科生畢業(yè)設(shè)計(jì) 8 圖 23 復(fù)位電路 本系統(tǒng)由于工作在無人狀態(tài)下，故選擇上電復(fù)位電路。 雙音多頻譯碼器 MT8880 MT8880 功能概述 MT8880[5]是電