【文章內(nèi)容簡介】 寫配置寄存器 AAAA 指出寫操作的開始字節(jié)字節(jié)數(shù)量取決于 AAAA 指出的開始地址 R_CONFIG (RC) 0001AAAA 讀配置寄存器 AAAA 指出讀操作的開始字節(jié)字節(jié)數(shù)量取決于 AAAA 指出的開始地址 W_TX_PAYLOA D (WTP) 00100000 寫 TX 有效數(shù)據(jù) 132 字節(jié)寫操作 全部從字節(jié) 0 開始 R_TX_PAYLOA D (RTP) 00100001 讀 TX 有效數(shù)據(jù) 132 字節(jié)讀操作全部從字節(jié) 0 開始 W_TX_ADDRES S (WTA) 00100010 寫 TX 地址 14 字節(jié)寫操作全部從字節(jié) 0 開始 R_TX_ADDRES S (RTA) 00100011 讀 TX 地址 14 字節(jié)讀操作全部從字節(jié) 0 開始 R_RX_PAYLOA D (RRP) 00100100 讀 RX 有效數(shù)據(jù) 132 字節(jié)讀操作全部從字節(jié) 0 開始 CHANNEL_CON FIG (CC) 1000pphc cccccccc 快速設(shè)置配置寄存器中 CH_NO HFREQ_PLL 和PA_PWR 的專用命令 CH_NO=ccccccccc HFREQ_PLL=h PA_PWR=pp 3)SPI 時序 (a) 吉林農(nóng)業(yè)大學(xué)本科畢業(yè)設(shè)計 11 (b) 圖 SPI 讀 寫操作 SPI readwrite operation (4) 配置寄存器 RFConfigurationRegister 說明 表 配置寄存器說明 Configuration register note 參數(shù) 位寬 說明 CH_NO 9 同 HFREQ_PLL 一起設(shè)置中心頻率默認(rèn)值 =001101100b=180d FRF= + CH_NOd/10 *(1+ HFREQ_PLLd)MHZ HFREQ_ PLL 1 設(shè)置 PLL 在 433 或 868/915MHZ 模式默認(rèn)值 =0 0 器件工作在433MHZ 頻段 1 器件工作在 868/915MHZ 頻段 PA_PWR 2 輸出功率默認(rèn)值 =00 00 10dBm 01 2dBm 10 +6dBm 11 +10dBm RX_RED_ PWR 1 降低接收模式電流消耗至 靈敏度降低默認(rèn)值 =0 0 正常模式 1 低功耗模式 AUTO_ RETRAN 1 重發(fā)數(shù)據(jù)如果 TX 寄存器的 TRX_CE 和 TX_EN 被設(shè)置為高默認(rèn)值 =0 0 不重發(fā)數(shù)據(jù) 1 重發(fā)數(shù)據(jù)包 RX_AWF 3 RX 地址寬度默認(rèn)值 =100 001 1 字節(jié) RX 地址寬度 100 4 字節(jié)RX 地址寬度 TX_AWF 3 TX 地址寬度默認(rèn)值 =100 001 1 字節(jié) TX 地址寬度 100 4 字節(jié) TX 地址寬度 RX_PW 6 RX 接收有效數(shù)據(jù)寬度默認(rèn)值 =100000 000001 1 字節(jié) RX 有效數(shù)據(jù)寬度 000010 2 字節(jié) RX 有效數(shù)據(jù)寬度 100000 32 字節(jié) RX 有效數(shù)據(jù)寬度 TX_PW 6 TX 有效數(shù)據(jù)寬度默認(rèn)值 =100000 000001 1 字節(jié) TX 有效數(shù)據(jù)吉林農(nóng)業(yè)大學(xué)本科畢業(yè)設(shè)計 12 寬度 000010 2 字節(jié) TX 有效數(shù)據(jù)寬度 100000 32 字節(jié) TX 有效數(shù)據(jù)寬度 RX_ ADDRESS 32 RX 地址使用字節(jié)依賴于 RX_AFW 默認(rèn)值 =E7E7E7E7h UP_CLK_ FREQ 2 輸出時鐘頻率 默認(rèn)值 =11 00 4MHZ 01 2MHZ 10 1MHZ 11 500KHZ UP_CLK_EN 1 輸出時鐘使能默認(rèn)值 =1 0 沒有外部時鐘 1 外部時鐘信號使能 XOF 3 晶體振蕩器頻率必須依據(jù)外部晶體的標(biāo)稱頻率設(shè)置默認(rèn)值 =100 000 4MHZ 001 8MHZ 010 12MHZ 011 16MHZ 100 20MHZ CRC_EN 1 CRC 校驗(yàn)允許默認(rèn)值 =1 0 不允許 1 允許 CRC_ MODE 1 CRC 模式默認(rèn)值 =1 0 8 位 CRC 校驗(yàn)位 1 16 位 CRC 校驗(yàn)位 (5)配置寄存器內(nèi)容 表 寄存器內(nèi)容 Register content RFConfigurationRegister( R/W) 字節(jié) 內(nèi)容位 [7 0] MSB=BIT[7] 初始化值 0 Bit[7 0] 0110_1100 1 Bit[7:6]沒用 AUTO_RETRAN RX_RED_PWR PA_PWR[1:0] HFREQ_PLL CH_NO[8] 0000_0000 2 Bit[7] 沒用 TX_AFW[2:0] Bit[3] 沒用 RX_AFW[2:0] 0100_0100 3 Bit[7:6]沒用 RX_PWR[5:0] 0010_0000 4 Bit[7:6]沒用 TX_PWR[5:0] 0010_0000 5 RX 地址 0 字節(jié) E7 6 RX 地址 1 字節(jié) E7 7 RX 地址 2 字節(jié) E7 8 RX 地址 3 字節(jié) E7 9 CRC_ 模式 CRC 校驗(yàn)允許 X OF[2:0] UP_CLK_EN UP_CLK_FREQ[1:0] 1110_0111 吉林農(nóng)業(yè)大學(xué)本科畢業(yè)設(shè)計 13 TX_PAYLOAD(R/W) 字節(jié) 內(nèi)容位 [7 0] MSB=BIT[7] 初始化值 0 TX_PAYLOAD[7:0] X 1 TX_PAYLOAD[15:8] X X X 30 TX_PAYLOAD[247:240] X 31 TX_PAYLOAD[255:248] X TX_ADDRESS(R/W) 字節(jié) 內(nèi)容位 [7 0] MSB=BIT[7] 初始化值 0 TX_ADDRESS[7:0] E7 1 TX_ ADDRESS [15:8] E7 2 TX_ ADDRESS [23:16] E7 3 TX_ ADDRESS [31:24] E7 RX_PAYLOAD(R) 字節(jié) 內(nèi)容位 [7 0] MSB=BIT[7] 初始化值 0 RX_PAYLOAD[7:0] X 1 RX_PAYLOAD[15:8] X X X 30 RX_PAYLOAD[247:240] X 31 RX_PAYLOAD[255:248] X STATUS_REGISTER(R) 字節(jié) 內(nèi)容位 [7 0] MSB=BIT[7] 初始化值 0 AM bit[6] 沒用 DR bit[4:0] 沒用 E7 注意：射頻 寄存器的各位的長度是固定的。然而，在 ShockBurstTM 收發(fā)過程中， TX_PAYLOAD、 RX_PAYLOAD、 TX_ADDRESS 和 RX_ADDRESS 4 個寄存器使用字節(jié)數(shù)由配置字決定。 nRF905 進(jìn)入關(guān)機(jī)模式或空閑模式時，寄存器中的內(nèi)容保持不變。 無線模塊 CRM905ANC （一） 特性 ● GFSK 調(diào)制收發(fā)合一 ● ShockBurstTM 收發(fā)模式特適用于低功耗應(yīng)用 ● 多頻道應(yīng)用 —— 兼容 ETSI/FCC，頻道切換時間小于 650us ● 最大輸出功率 ＋ 10dBm 可調(diào) ,接收靈敏度高達(dá) 100dBm ● 需外接 433MHz 50Ω天線 吉林農(nóng)業(yè)大學(xué)本科畢業(yè)設(shè)計 14 ● 載波監(jiān)聽 （ for “Listen before Transmit” protocols） 功能有效防止 RF 傳輸碰撞 ● 成功收發(fā)數(shù)據(jù)包信號提示 —— 使您能有效的控制數(shù)據(jù)收發(fā)時機(jī) ● 接收數(shù)據(jù)包自動地址匹配 —— 便利于點(diǎn)對多和多對多傳輸 ● 發(fā)送數(shù)據(jù)包自動重傳 ● 自動生成數(shù)據(jù)包報頭及 CRC 校驗(yàn)碼 ● 數(shù)據(jù)傳輸速率高達(dá) 100kbps ● RF 與 MCU 之間使用 SPI 串行可編程接口協(xié)議傳輸數(shù)據(jù)簡單易用 ● 16 腳雙排接口，可直接與 TTL/COMS 模式 MCU 引腳連接 ● 工作電壓： ~ ● 工作電流： 接收 : mA 發(fā)射 :11 mA @ 10 dBm RF 輸出功率； 30mA@+10dBm RF 輸出功率 待機(jī) : 規(guī)格 ● CRM905ANC: 33mm25mm （二） 管腳定義 ● 產(chǎn)品圖片如下（大小請以實(shí)物為準(zhǔn)）： 圖 產(chǎn)品實(shí)物圖 Physical map products 吉林農(nóng)業(yè)大學(xué)本科畢業(yè)設(shè)計 15 ● 管腳說明 ： 表 CRM905ANC引腳 pin 管腳 名稱 描述 1 GND 電源地 2 VCC 系統(tǒng)電源 3 TRX_CE 使能芯片接收和發(fā)送 4 TXEN 收發(fā)狀態(tài)選擇： TXEN=’1’ 發(fā)射狀態(tài)； TXEN=’0’ 接收狀態(tài) 5 uPCLK 系統(tǒng)時鐘分頻輸出 6 PWR_UP 工作狀態(tài)控制： PWR=’1’ 正常工作狀態(tài)； PWR=’0’ 待機(jī)微功耗狀態(tài) 7 GND 電源地 8 GND 電源地 9 AM 地址匹配 10 CD 載波監(jiān)聽 11 MISO SPI 輸出 ,MCU 由此口從 RF 芯片讀入數(shù)據(jù) 12 DR 接 收或發(fā)送就緒 13 SCK SPI 時鐘 14 MOSI SPI 輸入 ,MCU 由此口向 RF 芯片寫入數(shù)據(jù) 15 GND 電源地 16 CSN CSN SPI 使能，低激活 注意事項(xiàng) ： ● 此模塊屬于低壓低功耗模塊，工作電壓請勿高于 。 ● 此模塊電源以外的其它管腳的工作電平應(yīng)保持同模塊電源電壓一致，否則會損壞模塊。 （三） 模塊電路圖 吉林農(nóng)業(yè)大學(xué)本科畢業(yè)設(shè)計 16 圖 Module circuit 語音芯片 ISD4003 一 、簡述 ISD4003 是美國 ISD 公司繼 ISD33000 系列之后最新推出的時限為 8 分鐘的長時語音錄放電路。這種錄放電路采用了多電平直接模擬量存儲技術(shù)，將每個采樣值直接存儲在片內(nèi)的快閃存儲器中，因此能夠非常真實(shí)、自然地再現(xiàn)語音、音樂，音調(diào)和效果聲，避免了一般固體錄音電路因量化和壓縮造成的量化噪聲和金屬聲。采樣頻率越低，錄放時間越長，但通頻帶和音質(zhì)有所降低。片內(nèi) 信息存于快閃存儲器中，可在斷電情況下百年不丟失，反復(fù)錄音超過十萬次。 ISD4003 系列采用 3V 低電壓，錄放時間較長 (8 分鐘 )，音質(zhì)好，并具有靈活的微處理器接口功能，因此非常適用于語音講解裝置、廣告宣傳、固體錄音機(jī)、移動電話及其它便攜式智能產(chǎn)品。該系列芯片內(nèi)含振蕩器、防混淆濾波器、平滑濾波器、自動靜噪電路、音頻放大器及高密度多電平快閃存儲陣列。芯電的所有操作必須由微控制器控制，操作命令可通過串行通信接口 (SPI 或 Microwire)送入。存儲空間可以“最小段長”為音位任意組合分段或不分段，由于多段信息在處理再 加上內(nèi)在的存儲管理機(jī)制，便可實(shí)現(xiàn)靈話的組合錄放功能。 二 、引腳描述 電源 (VCCA 和 VCCD)：為使噪聲最少，芯片內(nèi)摸擬和數(shù)字電路使用不同的電源總線，并分別引到外封裝的不同引腳上。模擬電源引腳和數(shù)字電源引腳最好吉林農(nóng)業(yè)大學(xué)本科畢業(yè)設(shè)計 17 分別走線，盡可能在靠近供電電源處相連，而去耦電容應(yīng)盡量靠近芯片。 地線 (VSSA 和 VSSD)：芯片內(nèi)的摸擬和數(shù)字電路也使用不同的地線。幾個VSSA 盡量在引腳焊盤上相連，并用低阻通路連到負(fù)極上。 VSSD 引腳也用低阻通路連到電源負(fù)極。這些接地通路要足以使 VSSA 與 VSSD 之間的阻抗小子 3Ω，芯片的背面 是通過襯底電阻連接到 VSS 的。在做 COB 時托盤須接 VSS 或懸空。 同相摸擬輸入端 (ANA IN+)： 這是錄音信號的同相輸入端。輸入放大器可用單端或差分驅(qū)動。單端輸入時，信號由耦合電容輸入。最大幅度為 32mV。若信號由耦 和 電容和該引腳的 3kΩ 電阻輸入，則阻抗決定了芯片頻帶的低端截止頻率。在差分驅(qū)動時，信號最大幅度為 16mV(峰 峰值 )。 反相摸擬輸入端 (ANA IN)：差分驅(qū)動時，這是錄音信號的反相輸入端。信號通過耦合電容輸入，最大幅度為 16mV(峰 峰值 )。該端的標(biāo)稱輸入阻抗為56kΩ。 單端驅(qū)動時，該端通過電容接地兩種方式下， ANAIN+和 ANAIN端的耦合電容值應(yīng)相同。 音頻輸出端 (AUD、 OUT)：提供音頻輸出，可驅(qū)動 5kΩ 的負(fù)載。 片選端 (SS)：此端為低電平，即選中 ISD 器件。 串行輸入端 (MOSI)：這是為 ISD 的串行輸入端，主控制器應(yīng)在串行時鐘上升沿之前半個周期將數(shù)據(jù)放在該端，供 ISD 輸入。串行輸出端 (MISO)：這是 ISD串行輸出端。 ISD 未選中時，該端呈高阻態(tài)。 串行輸出端 (MISO)：這是 ISD 串行輸出端。 ISD 未選中時，該端呈高阻態(tài)。 串行時 鐘端 (SCLK)：即 ISD 的時鐘輸入端。時鐘信號控制器產(chǎn)生，用于同步 MO