【文章內(nèi)容簡介】 電路。同時(shí)， AT89S51可降至 0Hz 的靜態(tài)邏輯操作，并支持兩種軟件可選的節(jié)電工作模式?？臻e方式停止CPU的工作，但允許 RAM，定時(shí) /計(jì)數(shù)器，串行通信口及中斷系統(tǒng)繼續(xù)工作。掉電方式保存 RAM 中的內(nèi)容，但振蕩器停止工作并禁止其他所有部件工作直到下一個(gè)硬件復(fù)位。 圖 AT89S51 內(nèi)部結(jié)構(gòu)方框圖 三、引腳功能說明（圖 ）： Vcc：電源電壓 11 GND：地 圖 AT89S51引腳圖 P0 口： P0 口是一組 8 位漏極開路型雙向 I/O 口，也即地址 /數(shù)據(jù)總線復(fù)用口。作為輸出口用時(shí)，每位能驅(qū)動(dòng) 8 個(gè) TTL 邏輯門電路，對(duì)端口寫“ 1”可作為高阻抗輸入端用。 在訪問外部數(shù)據(jù)存儲(chǔ)器或程序存儲(chǔ)器時(shí)，這組口線分時(shí)轉(zhuǎn)換地址（低 8 位）和數(shù)據(jù)總線復(fù)用，在訪問期間激活內(nèi)部上拉電阻。 在 Flash 編程時(shí)， P0 口接受指令字節(jié)，而在程序校驗(yàn)時(shí)，輸出指令字節(jié)，校驗(yàn)時(shí)，要求外接上拉電阻。 P1 口： P1 口是一個(gè)帶內(nèi)部上拉電阻的 8 位雙向 I/O 口， P1 的輸出緩沖級(jí)可驅(qū)動(dòng)（吸收或輸出電流） 4 個(gè) TTL 邏輯門電路。對(duì)端口寫“ 1”，通過內(nèi)部的上拉電阻把端口拉到高電平，此時(shí)可作輸入口，做輸入口使用時(shí)，因?yàn)閮?nèi)部存在上拉電阻，某個(gè)引腳被外部信號(hào)拉低時(shí)會(huì)輸出一個(gè)電流（ ILI ）。 Flash 編程和程序校驗(yàn)期間， P1 接收低 8 位地址。 表 21 是對(duì) P1 口的一個(gè)補(bǔ)充說明。 表 21 P1口第二功能表 端口引腳 第二功能 MOSI（用于 ISP 編程） MISO（用于 ISP 編程） SCK（用于 ISP 編程） P2 口： P2 是一個(gè)帶有內(nèi)部上拉電阻 的 8 位雙向 I/O 口， P2 的輸出緩沖級(jí)可驅(qū)動(dòng) 12 （吸收或輸出電流） 4 個(gè) TTL 邏輯門電路，對(duì)端口寫“ 1”，通過內(nèi)部的上拉電阻把端口拉到高電平，此時(shí)可作輸入口，作輸入口使用時(shí)，因?yàn)閮?nèi)部存在上拉電阻，某個(gè)引腳被外部信號(hào)拉低時(shí)會(huì)輸出一個(gè)電流（ ILI ）。 在訪問外部程序存儲(chǔ)器或 16 位地址的外部數(shù)據(jù)存儲(chǔ)器（例如執(zhí)行 MOVX @DPTR 指令）時(shí)， P2 口送出高 8 位地址數(shù)據(jù)。在訪問 8 位地址的外部數(shù)據(jù)存儲(chǔ)器（如執(zhí)行 MOVX @Ri 指令）時(shí)， P2 口線上的內(nèi)容（也即特殊功能寄存器（ SFR）區(qū)中 P2寄存器的內(nèi)容），在整個(gè)訪問期間不改變。 Flash 編程或校驗(yàn)時(shí)， P2 亦接收高位地址和其他控制信號(hào)。 P3 口： P3 口是一組帶有內(nèi)部上拉電阻的 8 位雙向 I/O 口。 P3 口輸出緩沖級(jí)可驅(qū)動(dòng)（吸收或輸出電流） 4 個(gè) TTL 邏輯門電路。對(duì) P3 口寫入“ 1”時(shí)，它們被內(nèi)部上拉電阻拉高并可作為輸入端口。作輸入端時(shí)，被外部拉低的 P3 口將用上拉電阻輸出電流（ ILI ）。 P3 口除了作為一般的 I/O 口線外，更重要的用途是它的第二功能，如（表 22）所示。此外， P3 口還接收一些用于 Flash 閃速存儲(chǔ)器編程和程序校驗(yàn)的控制信號(hào)。 RST：復(fù)位輸入，當(dāng)振蕩器工作時(shí)， RST 引腳出現(xiàn)兩個(gè)機(jī)器周期以上高電平將是單片機(jī)復(fù)位。 WDT 溢出將使該引腳輸出高電平，設(shè)置 SFR AUXR 的 DISRTO 位（地址 8EH）可打開或關(guān)閉該功能。 DISRTO 位缺省為 RESET 輸出高電平打開狀態(tài)。 表 22 P3口第二功能表 引腳 第二功能 備選功能 RXD 串行輸入口 TXD 串行輸出口 0INT 外部中斷 0 1INT 外部中斷 1 T0 定 時(shí)器 0外部輸入 T1 定 時(shí)器 1外部輸入 WR 外部數(shù)據(jù)存儲(chǔ)器寫選通 RD 外部數(shù)據(jù)存儲(chǔ)器讀選通 ALE/ PRLG ：當(dāng)訪問外部程序存儲(chǔ)器或數(shù)據(jù)存儲(chǔ)器時(shí)， ALE（地址鎖存允許）輸出脈沖用于鎖存地址的低 8 位字節(jié)。即使不訪問外部存儲(chǔ)器， ALE 仍以時(shí)鐘振蕩頻率的 1/6 輸出固定的正脈沖信號(hào)，因此它可對(duì)外輸出時(shí)鐘或用于定時(shí)目的。要注意的是：每當(dāng)訪問外部數(shù)據(jù)存儲(chǔ)器時(shí)將跳過一個(gè) ALE 脈沖。 對(duì) Flash 存儲(chǔ)器編程期間，該引腳還用于輸入編成脈沖（ PRLG ）。 如有必要，可通過對(duì)特殊功能寄存器（ SFR）區(qū)中的 8EH 單元的 D0 位置位，可禁止 ALE 操作。該位置位后，只有一條 MOVX 和 MOVC 指令 ALE 才會(huì)被激活。此 13 外，該引腳會(huì)被微弱拉高，單片機(jī)執(zhí)行外部程序時(shí)，應(yīng)設(shè)置 ALE 無效。 PSEN ：程序 儲(chǔ)存允許（ PSEN ）輸出是外部程序存儲(chǔ)器的讀選通信號(hào)，當(dāng) AT89S51由外部程序存儲(chǔ)器取指令（或數(shù)據(jù)）時(shí)，每個(gè)機(jī)器周期兩次 PSEN 有效，即輸出兩個(gè)脈沖。當(dāng)訪問外部數(shù)據(jù)存儲(chǔ)器，沒有兩次有效的 PSEN 信號(hào)。 EA/VPP ：外部訪問允許。欲使 CPU 僅訪問外部程序存儲(chǔ)器（地址為0000H—FFFFH）， EA 端必須保持低電平（接地）。需要注意的是：如果加密位 LB1被編程，復(fù)位時(shí)內(nèi)部 會(huì)鎖存 EA 端狀態(tài)。如 EA 端為高電平（接 Vcc 端）， CPU 則執(zhí)行內(nèi)部程序存儲(chǔ)器中的指令。 Flash 存儲(chǔ)器編程時(shí)，該引腳加上 +12V的編程電壓 Vpp。 XTAL1：振蕩器反相放大器及內(nèi)部時(shí)鐘發(fā)生器的輸入端。 XTAL2：振蕩器反相放大器的輸出端。 四． 晶體 振蕩器特性 AT89S51 中有一個(gè)用于構(gòu)成內(nèi)部振蕩器的高增益反相放大器，引腳 XTAL1 和XTAL2 分別是該放大器的輸入端和輸出端，這個(gè)放大器與作為反饋元件的片外石英晶體或陶瓷諧振器一起構(gòu)成自激振蕩器，振蕩電路見圖 (a)。 外接石英晶體（或陶瓷諧振器）及電 容 C C2 接在放大器的反饋回路中構(gòu)成并聯(lián)振蕩電路。對(duì)外接電容 C C2 雖然沒有十分嚴(yán)格的要求，但電容容量的大小會(huì)輕微影響振蕩頻率的高低、振蕩器工作的穩(wěn)定性、起振的難易程序及溫度穩(wěn)定性。如果使用石英晶體，我們推薦電容使用 30pF177。 10pF，而如使用陶瓷諧振器建議選擇 40pF177。 10pF。 用戶也可以采用外部時(shí)鐘。采用外部時(shí)鐘的電路如圖 (b)所示。這種情況下，外部時(shí)鐘脈沖接到 XTAL1 端，即內(nèi)部時(shí)鐘發(fā)生器的輸入端， XTAL2 則懸空。 由于外部時(shí)鐘信號(hào)是通過一個(gè) 2 分頻觸發(fā)器后作為內(nèi)部時(shí)鐘信號(hào)的，所以對(duì)外部時(shí) 鐘信號(hào)的占空比沒有特殊要求，但最小高電平持續(xù)時(shí)間和最大的低電平持續(xù)時(shí)間應(yīng)符合產(chǎn)品技術(shù)條件的要求。 (a)內(nèi)部振蕩電路 (b)外部振蕩電路 圖 14 五．芯片擦除 整個(gè) PEROM 陣列和三個(gè)鎖定位的電擦除可通過正確的控制信號(hào)組合，并保持ALE 管腳處于低電平 10ms 來完成。在芯片擦操作中，代碼陣列全被寫 “1”且在任何非空存儲(chǔ)字節(jié)被重復(fù)編程以前，該操作必須被執(zhí)行。 此外， AT89S51 設(shè)有穩(wěn)態(tài)邏輯，可以在低 到零頻率的條件下靜態(tài)邏輯，支持兩種軟件可選的掉電模式。在閑置模式下， CPU停止工作。但 RAM，定時(shí)器，計(jì)數(shù)器，串口和中斷系統(tǒng)仍在工作。在掉電模式下，保存 RAM 的內(nèi)容并且凍結(jié)振蕩器，禁止所用其他芯片功能，直到下一個(gè)硬件復(fù)位為止。 89S51 相對(duì)于 89C51 新增加很多功能，性能有了較大提升，價(jià)格基本不變，甚至比 89C51 更低 .增加的新功能包括： ISP 在線編程功能，這個(gè)功能的優(yōu)勢(shì)在于改寫單片機(jī)存儲(chǔ)器內(nèi)的程序不需要把芯片從工作環(huán)境中剝離 ， 是一個(gè)強(qiáng)大易用的功能。 最高工作頻率為 33MHz，大家都知道 89C51 的極限工作頻率是 24M，就是說S51 具有更高工作頻率，從而具有了更快的計(jì)算速度。 具有雙工 UART 串行通道。 內(nèi)部集成看門狗計(jì)時(shí)器，不再需要像 89C51 那樣外接看門狗計(jì)時(shí)器單元電路。 雙數(shù)據(jù)指示器。 電源關(guān)閉標(biāo)識(shí)。 全新的加密算法，這使得對(duì)于 89S51 的解密變?yōu)椴豢赡?，程序的保密性大大加?qiáng)，這樣就可以有效的保護(hù)知識(shí)產(chǎn)權(quán)不被侵犯 [5]。 555 構(gòu)成的施密特觸發(fā)器 施密特觸發(fā)器是一種能夠把輸入波形整形成為適合于數(shù)字電路需要的矩形脈沖的電路。而且由于具有滯回特性，所以抗干擾能力也 很強(qiáng)。 施密特觸發(fā)器可以由分立元件構(gòu)成，也可以由門電路及 555 定時(shí)器構(gòu)成。它在脈沖的產(chǎn)生和整形電路中應(yīng)用很廣。 （一） 555 的結(jié)構(gòu)及工作原理（圖 ） 引腳 1：地線； 引腳 2：低電平觸發(fā)端 引腳 3：輸出端 引腳 4：復(fù)位端低電平有效 引腳 5：電壓控制段 引腳 6：高電平觸發(fā)端 引腳 7：放電端 15 引腳 8：電源 () 圖 555定時(shí)器結(jié)構(gòu)圖 ① R=0 時(shí)， Q=1， uo=0， T 導(dǎo)通。 ② R= UTH＞ 2VCC/ UTR＞ VCC/3 時(shí)， C1=0、 C2=1， Q= Q=0， uo=0， T 飽和導(dǎo)通。 ③ R= UTH＜ 2VCC/ UTR＞ VCC/3 時(shí)， C1= C2=1， Q、 Q 不變， uo 不變， T 狀態(tài)不變。 ④ R= UTH＜ 2VCC/ UTR＜ VCC/3 時(shí)， C1= C2=0， Q=0、 Q=1， uo=1， T 截止。 （二） 555 定時(shí)器構(gòu)成的施密特觸發(fā)器。 只要將 555 定時(shí)器的 2 號(hào)腳和 6 號(hào)腳接到一起，就可以構(gòu)成施密特觸發(fā)器（圖），我們簡記為“二六一搭”。 （ 1）當(dāng) ui＝ 0 時(shí)，由于比較器 C1= C2=0，觸發(fā)器置 1，即 Q＝ 0?Q ， uo1＝ uo＝ 1。 ui升高時(shí)，在未到達(dá) 2VCC/3 以前， uo1＝ uo＝ 1 的狀態(tài)不會(huì)改變。 （ 2） ui升高到 2VCC/3 時(shí)，比較器 C1輸出為 0、 C2輸出為 1，觸發(fā)器置 0，即 Q＝ 0、 1?Q ， uo1=uo=0。此后， ui上升到 VCC，然后再降低，但在未到達(dá) VCC/3 以前，uo1＝ uo＝ 0 的狀態(tài)不會(huì)改變。 圖 555定時(shí)器構(gòu)成的施密特觸發(fā)器 （ 3） ui下降到 VCC/3 時(shí)，比較器 C1輸出為 C2輸出為 0，觸發(fā)器置 1，即 Q R u i 8 4 6 7 5 55 3 2 5 1 u o1 + V CC u i u o t t 0 0 ( a ) 電路 ( b) 工作波形 + V C C 1 u o u CO U T+ U T － 2 V CC / 3 V CC / 3 控制電壓 調(diào)節(jié)回差 16 ＝ 0?Q ， uo1=uo=1。此后， ui繼續(xù)下降到 0，但 uo1＝ uo＝ 1 的狀態(tài)不會(huì)改變。 應(yīng)用舉例：圖 C MO S MO C 等 正弦波 振蕩器 1 1 ( a ) 慢輸入波形的 TTL 系統(tǒng)接口 ( b) 整形電路的輸入、輸出波形 輸入 輸出 U T+ U T － 圖 波形變換圖例 74LS244 74LS244 是三態(tài)八緩沖器 /線驅(qū)動(dòng)器 /線接收器 (3S，兩組控制 )，其邏輯圖圖 所示。簡要說明： 244 為三態(tài)輸出的八組緩沖器和總線驅(qū)動(dòng)器，其主要電器特性的典型值如表 23所示 (不同廠家具體值有差別 )。 表 23 244緩沖器的典型值 型號(hào) TPLH TPHL PD 54LS244/74LS244 12ns 12ns 110mW 圖 74LS244 邏輯圖 引出端符號(hào)： 1A1~1A4,2A1~2A4 輸入端 1G 、 2G 三態(tài)允許端 (低電平有效 ) 1Y1~1Y4,2Y1~2Y4 輸出端 極限值： 電源電壓： 7V 輸入電壓： 輸出高阻態(tài)時(shí)高電平電壓： 17 工作環(huán)境溫度： 0~70℃ 存儲(chǔ)溫度： 65~150℃ 功能表（表 24）。 表 24 74LS244功能表 Input Output G A Y L L H L H X L H Z KD5641AH 顯示器 這里采用的是 KD5641AH 四位連體 LED 顯示器引腳圖如下圖 所示。 圖 KD5641AH 引腳圖 定時(shí) /計(jì)數(shù)器 AT89S5151 單片機(jī)內(nèi)部設(shè)有兩個(gè) 16 位的可編程定時(shí)器 /計(jì)數(shù)器?？删幊痰囊馑际侵钙涔δ埽ㄈ绻ぷ鞣绞?、定時(shí)時(shí)間、量程、啟動(dòng)方式等）均可由指令來確定和改變。在定時(shí) /計(jì)數(shù)器中除了有兩個(gè) 16 位的計(jì)數(shù)器之外，還有兩個(gè)特殊功能寄存器（控制寄存器和方式寄存器）。 定時(shí) /計(jì)數(shù)器的結(jié)構(gòu) 圖 所示， 從圖中我們可以看出， 16 位的定時(shí) /計(jì)數(shù)器分別由兩個(gè) 8 位專用寄存器組成，即： T0 由 TH0 和 TL0 構(gòu)成； T1 由 TH1 和 TL1 構(gòu)成。其訪問地址依次為 8AH8DH。每個(gè)寄存器均可