【文章內(nèi)容簡介】 中斷 1） T0（記時器 0 外部輸入） T1（記時器 1 外部輸入） WR （外部數(shù)據(jù)存儲器寫選通） RD （外部數(shù)據(jù)存儲器讀選通） P3 口同時為閃爍編程和編程校驗接收一些控制信號。 RST：復位輸入。當振蕩器復位器件時，要保持 RST 腳兩個機器周期的高電平時間。 ALE/ PROG ：當訪問外部存儲器時，地址鎖存允許的輸出電平用于鎖存地址的地位字節(jié)。在 FLASH 編程期間，此引腳用于輸入編程脈沖。在平時， ALE端以不變的頻率周期輸出正脈沖信號，此頻率為振蕩器頻率的 1/6。因此它可用作對外部輸出的脈沖或用于定時目的。 PSEN ：外部程序存儲器的選通信號。在由外部程序存儲器取指期間，每個鹽城工學院本科生畢業(yè)設計說明書 ( 2021) 9 機器周期兩次 PSEN 有效。但在訪問外部數(shù)據(jù)存儲器時，這兩次有效的 PSEN 信號將不出現(xiàn)。 EA /VPP ：當 EA 保持低電平時，則在此期間外部程序存儲器（ 0000HFFFFH），不管是否有內(nèi)部程序存儲器。注意加密方式 1 時， EA 將內(nèi)部鎖定為 RESET；當 EA 端保持高電平時，此間內(nèi)部程序存儲器。在 FLASH 編程期間，此引腳也用于施加 12V 編程電源（ VPP）。 XTAL1：反向振蕩放大器的輸入及內(nèi)部時鐘工作電路的輸入。 XTAL2：來自反向振蕩器的輸出。 AT89C51 特殊功能寄存器 特殊 功能寄存器也稱專用寄存器，是具有特殊功能的所有寄存器的集合，簡稱 SFR（ Special Function Register）。特殊功能寄存器共含有 22 個不同寄存器。它們的地址分配在 80H～ FFH 中，即在 RAM 地址中。這些寄存器的名稱和地址見表 31。 表 31 AT89C51 特殊功能寄存器列表 符號 地址 注釋 *ACC E0H 累加器 *B F0H 乘法寄存器 *PSW D0H 程序狀態(tài)字 SP 81H 堆棧指針 DPL 82H 數(shù)據(jù)存儲器指針低 8 位 DPH 83H 數(shù)據(jù)存儲器指針高 8 位 *IE A8H 中斷允許控制器 *IP D8H 中斷優(yōu)先控制器 *P0 80H 端口 0 *P1 90H 端口 1 *P2 A0H 端口 2 *P3 B0H 端口 3 PCON 87H 電源控制及波特率選擇 *SCON 98H 串行口控制器 SBUF 99H 串行數(shù)據(jù)緩沖器 *TCON 88H 定時器控制 TMOD 89H 定時器方式選擇 TL0 8AH 定時器 0 低 8 位 TL1 8BH 定時器 1 低 8 位 TH0 8CH 定時器 0 低 8 位 TH1 8DH 定時器 1 高 8 位 注：帶 *號的特殊功能 寄存器都是可以位尋址的寄存器 基于 單片機 AT89C51 的數(shù)字 搶答器 設計 10 雖然特殊功能寄存器地址在 80H～ FFH之中，但在 80H～ FFH的地址單元中，不是所有的單元都被特殊功能寄存器占用，未被占用的單元，其內(nèi)容是不確定的，如果對這些單元進行操作，得到的是一些隨機數(shù)，而寫入則無效。所以，用戶編程時不應該將數(shù)據(jù)寫入這些未確定的地址單元，它們是公司留待將來開發(fā)新產(chǎn)品時使用的。 4. 硬件設計模塊 硬件電路的設計 數(shù)字搶答器設計分為硬件設計和軟件設計，這兩者相互結(jié)合，不可分離；從時間上看，硬件設計的絕大部分工作量是在最初階段，到后期往往還要做一些修改 。只要技術準備充分，硬件設計的大返工是比較少的，軟件設計的任務貫徹始終，到中后期基本上都是軟件設計任務，隨著集成電路技術的飛速發(fā)展，各種功能很強的芯片不斷出現(xiàn)，使硬件電路的集成度越來越高，硬件設計的工作量在整個項目中的所占的比重逐漸下降。為使硬件電路設計盡可能合理，應注意以下幾方面： ，以簡化電路，功能強的芯片可以代替若干普通芯片，隨著生產(chǎn)工藝的提高，新型芯片的的價格不斷下降，并不一定比若干普通芯片價格的總和高。 。在設計硬件電路時，要考慮到將來修改擴展的方便。因為很少有一錘定音的電路設計，如果現(xiàn)在不留余地，將來可能要為一點小小的修改或擴展而被迫進行全面返工。 ，選用片內(nèi)程序空間足夠大的單片機，本設計采用 AT89C51 單片機。 空間， AT89C51 內(nèi)部 RAM 不多，當要增強軟件數(shù)據(jù)處理功能時，往往覺得不足。如果系統(tǒng)配置了外部 RAM，則建議多留一些空間。如選用 8155作 I/O 接口，就可以增強 256 字節(jié) RAM。如果有大批數(shù)據(jù)需要處理，則應配置足夠的 RAM，如 6264， 62256 等。隨著軟件設計水平的提高，往往只要改變或增加軟件中的數(shù)據(jù)處理算法，就可以使 系統(tǒng)功能提高很多，而系統(tǒng)的硬件不必做任何更換就使系統(tǒng)升級換代。只要在硬件電路設計初期考慮到這一點，就應該為系統(tǒng)將來升級留足夠的 RAM 空間，哪怕多設計一個 RAM 的插座，暫不插芯片也好。 ：在樣機研制出來后進行現(xiàn)場試用時，往往會發(fā)現(xiàn)一些被忽視的問題，而這些問題不是靠單純的軟件措施來解決的。如有些新的信號需要采集，就必須增加輸入檢測端；有些物理量需要控制，就必須增加輸出端。如果在硬件電路設計就預留出一些 I/O 端口，雖然當時空著沒用，那么用的時候就派上用場了。 系統(tǒng)原理圖如下圖 41 所示： 鹽城工學院本科生畢業(yè)設計說明書 ( 2021) 11 1 2 3 4 5 6ABCD654321DCBAR210 kR310 kR410 kR510 kR610 kR710 kR110 kC130 pFC230 pFS 1 5L S 1S P E A K E RS1S 1 4S 1 0S9S 1 3S 1 2S 1 1S2 S3 S4 S5 S6 S7 S8X1X T A L 1C310 ufA1B2C3D4E5F6G7DP8abfcgdeabfcgdeabfcgdeabfcgde19210311412u1EA/VP31XTAL119XTAL218RESET9P3.7/RD17P3.6/WR16P3.2/INT012P3.3/INT113P3.4/T014P3.5/T115P1.01P1.12P1.23P1.34P1.45P1.56P1.67P1.78P0.0/AD039P0.1/AD138P0.2/AD237P0.3/AD336P0.4/AD435P0.5/AD534P0.6/AD633P0.7/AD732P2.0/AD821P2.1/AD922P2.2/AD1023P2.3/AD1124P2.4/AD1225P2.5/AD1326P2.6/AD1427P2.7/AD1528PSEN29ALE/P30P3.1/TXD11P3.0/RXD10U2A T 8 9C 5112U 3A74 L S 041 2 3 4 5 611 128U474 H C 3 0R84. 7k鹽城工學院專業(yè)學號電氣工程及其自動化066 140 22 21班級姓名BMZ 電氣062袁靜袁靜設計審核日期 201 .5 圖名課程名稱比例圖號共一張附錄2 電 路原理圖基于單片機A T8 9C 51 的A3第一張數(shù)字搶答器設計1234D1B R I D G E 1C50. 1u FC80. 1u F+ C647 0u F+ C747 0u F123U6C O N 3V in1GND2V ou t3U578 05R910 kR 1010 kR 1110 kR 1210 kR 1310 kR 1410 kR 1510 kR 1610 kR 1710 kR 1810 kR 1910 kR 2010 kR 2110 kR 2210 kQ1N P NR 2310 kR 2410 kR 2510 k+ 5VR 2610 kV C CQ2P N PQ3P N PQ4P N PQ5P N PQ6P N PQ7P N PQ8P N PV C Cvc c 圖 41 系統(tǒng)原理圖 圖中 U2 為單片機 AT89C51， U3 為芯片 74LS04,U4 為芯片 74HC30。 K1K8分別為 8 路搶答按鍵，分別接到單片機的 中。開始按鍵與結(jié)束按鍵分別接到單片機的 11 腳，由于單片機的 11 腳既有串行接口 RXD、 TXD功能，又有 、 的 IO 端口功能，此處按鍵用到單片機 11 腳的 IO 端口功能。搶答時間調(diào)整按鍵和回答時間調(diào)整按鍵分別接到單片機的 1 14 管腳，加一按鍵和減一按鍵分別接到單片機的 1 16 管腳。 4 位七段數(shù)碼管段選 P0 口。4 位七段數(shù)碼管的位 選接 P2 口低 3 位，蜂鳴器輸出為 口。 穩(wěn)壓電源電路設計 首先利用 220v 用 220V～ 12V 的變壓器降壓，再用橋式整流。在電源電路中，整流電路將交流變成脈動的直流，而在整流電路之后接入一個較大容量的電解電容（ 470uf），利用其充放電特性，使整流后的脈動直流電壓變成相對比較穩(wěn)定的直流電壓。在實際中，為了防止電路各部分供電電壓因負載變化而產(chǎn)生變化，所以在電源的輸出端及負載的電源輸入端一般接有數(shù)十至數(shù)百微法的電解電容．由于大容量的電解電容一般具有一定的電感，對高頻及脈沖干擾信號不能有效地濾除，故在其 兩端并聯(lián)了一只容量為 的電容，以濾除高頻及脈沖干擾然后并接一個 的小電容然后輸入的 7805 的 1 腳、 7805 的 2 腳接地、 78L05的 3 腳輸出，加一個 的電容到地。這就可以了。 如下圖 42 基于 單片機 AT89C51 的數(shù)字 搶答器 設計 12 圖 42 電源電路 時鐘頻率電路的設計 單片機必須在時鐘的驅(qū)動下才能工作。在單片機內(nèi)部有一個時鐘振蕩電路，只需要外接一個振蕩源就能產(chǎn)生一定的時鐘信號送到單片機內(nèi)部的各個單元，決定單片機的工作速度。時鐘電路如圖 43 所示。 圖 43 外部振蕩源電路 一般選用石英晶體振蕩器 。此電路在加電大約延遲 10ms 后振蕩器起振，在XTAL2 引腳產(chǎn)生幅度為 3V左右的正弦波時鐘信號，其振蕩頻率主要由石英晶振的頻率確定。電路中兩個電容 C1， C2 的作用有兩個：一是幫助振蕩器起振；二是對振蕩器的頻率進行微調(diào)。 C1， C2 的典型值為 30uF。 單片機在工作時，由內(nèi)部振蕩器產(chǎn)生或由外直接輸入的送至內(nèi)部控制邏輯單元的時鐘信號的周期稱為時鐘周期。其大小是時鐘信號頻率的倒數(shù)，常用 fosc表示。圖中時鐘頻率為 12MHz，即 fosc=12MHz，則時鐘周期為 1/12181。s。 復位電路的設計 單片機的第 9 腳 RST 為硬件復位端，只要將該端持續(xù) 4 個機器周期的高電平即可實現(xiàn)復位，復位后單片機的各狀態(tài)都恢復到初始化狀態(tài)，其電路圖如圖44 所示： 鹽城工學院本科生畢業(yè)設計說明書 ( 2021) 13 圖 44 復位電路 圖 44 中由按鍵 RESET1 以及電解電容 C電阻 R8 構成按鍵及上電復位電路。由于單片機是高電平復位，所以當按鍵 RESET1 按下時候，單片機的 9 腳RESET 管腳處于高電平，此時單片機處于復位狀態(tài)。當上電后，由于電容的緩慢充電，單片機的 9 腳電壓逐步由高向低轉(zhuǎn)化，經(jīng)過一段時間后，單片機的 9 腳處于穩(wěn)定的低電平狀態(tài)，此時單片機上電復位完畢，系統(tǒng)程序從 0000H 開始執(zhí)行。 值得注意的是，在設計當中使用到了硬件復位和軟件復位兩種功能，由上面的硬件復位后的各狀態(tài)可知寄存器及存儲器的值都恢復到了初始值，而前面的功能介紹中提到了倒計時時間的記憶功能，該功能的實現(xiàn)的前提條件就是