【文章內容簡介】 (SFR)區(qū)中 P2寄存器的內容 ),在整個訪問期間不改變。 在 Flash編程或校驗時 ,P2亦接收高位地址和其它控制信號。 P3口 : P3口 是一個 帶 有 內部上拉電阻的雙向 8位 I/O口 , P3口的輸出緩沖級可驅動 (吸收或輸出電流 )4個 TTL邏輯門電路。對 P3口寫“ 1” 時 ,它們被內部的上拉電阻拉高并可作為輸入端口。作輸入口使用時 ,被外部信號拉低的 P3口將用上拉電阻輸出電流 (IIL )。 大慶石油學院應用技術學院畢業(yè)設計 7 P3口除了作為一般的 I/O口 線外 ,更重要的用途是它的第二功能 ,如表 4所示 : P3口還接收一些用于 Flash 閃速存儲器編程和程序校驗的控制信號。 端口引腳 第二功能 RXD (串行輸入口 ) TXD (串行輸出口 ) 0INT (外中斷 0) INT1 (外中斷 1) T0 (定時 /計數(shù)器 0) T1 (定時 /計數(shù)器 1) WR (外部數(shù)據(jù)存儲器寫選通 ) RD (外部數(shù)據(jù)存儲器讀選通 ) 表 4 P3 口引腳第二功能 RST：復位輸入。當振蕩器 工作 時， RST 引腳出現(xiàn) 兩個機器周期 以上 的高電平時間 將使單片機復位。 WDT 溢出將使該引腳輸出高電平 ,設置 SFR AUXR 的 DISRTO 位(地址 8EH)可打開或關閉該功能。 DISRTO 位缺省為 RESET 輸出高電平打開狀態(tài)。 ALE/ PROG :當訪問外部存儲器 或數(shù)據(jù) 存儲器 時， ALE(地址鎖存允許 )輸出 脈沖用于鎖存地址的 低 8 位字節(jié) 。即使不訪問外部寄存器 ,ALE 仍以時鐘振蕩頻率的 1/6 輸出固定的正脈沖信號 ,因此它可對外輸出時鐘或用于定時目的。值得注意的是 :每當訪問外部數(shù)據(jù)存儲器時將跳過一個 ALE 脈沖。 對 Flash 存儲器 編程期間， 該 引腳 還 用于輸入編程脈沖 (PROG )。 如有必要 ,可通過對特殊功能寄存器 (SFR)區(qū)中的 8EH單元的 D0位置位 ,可禁止ALE操作。該位置位后 ,只要一條 MOVX和 MOVC 指令才會激活 ALE。此外 ,該引腳會被微 弱拉高 ,單片機執(zhí)行外部程序時 ,應設置 ALE無效。 PSEN ： 程序存儲允許 (PSEN )輸出是外部程序存儲器的讀選通信號 ,當AT89S51 由外部程序存儲器取指令 (或數(shù)據(jù) )時 ,每個機器周期兩次 PSEN 有效 ,即輸出兩個脈沖。當訪問外部數(shù)據(jù)存儲器時 ,沒有兩次有效的 PSEN 信號。 EA/VPP： 外部訪問允許。欲使 CPU僅訪問外部程序存儲器 （ 地址為 0000HFFFFH） ，EA端必須保持低電平 (接地 )。需要注意的是 :如果加密位 LB1被編程 ,復位時內部會鎖存 EA端狀態(tài)。 如 EA端保持高電平 (接 VCC端 )， CPU則執(zhí)行內部 程序存儲器 中的指令。 大慶石油學院應用技術學院畢業(yè)設計 8 Flash存儲器 編程期間， 該 引腳用于施加 +12V編程電 壓 （ VPP） 。 XTAL1：反向振蕩放大器的輸入及內部時鐘工作電路的輸入 端。 XTAL2：反向振蕩 放大器 器的輸出 端 。 （ 3）晶體 振蕩器特性： AT89S51中有一個用于構成內部振蕩器的高增益反相放大器，引腳 XTAL1和XTAL2分別為 該 反向放大器的輸入 端 和輸出 端。這個 反向放大器 與作 為反饋元件的片外石英晶體或陶瓷諧振器一起構成自激振蕩器。 外接石英晶體 (或陶瓷諧振器 )及電容 C C2接在放大器的反饋回路中構成并聯(lián)振蕩電路。對外接電容 C C2雖然沒有十分嚴格的要求 ,但電容容量的大小會輕微影響振蕩頻率的高低、振蕩器工作的穩(wěn)定性、起振的難易程度及溫度穩(wěn)定性。如果使用石英晶體 ,電容應該使用 30pF? 10pF。 還可以使用外部時鐘。這種情況下 ,外部時鐘脈沖接 XTAL1端 ,即內部時鐘發(fā)生器的輸入端 , XTAL2應懸空。 由于外部時鐘信號是通 過一個 2分頻觸發(fā)器后作為內部時鐘信號的 ,所以外部時鐘信號的占空比沒有特殊要求 ,但最小高電平持續(xù)時間和最大低電平持續(xù)時間應符合產品技術條件的要求。 AT89S51 的主要性能參數(shù)： （ 1）與 MCS51產品指令系統(tǒng)完全兼容。 （ 2） 4K字節(jié)在系統(tǒng)可編程（ ISP） Flash閃速存儲器。 （ 3） 1000次擦寫周期。 （ 4） — 的工作電壓范圍。 （ 5）全靜態(tài)工作模式： 0Hz33Hz。 （ 6）三級程序加密。 （ 7） 128x8 字節(jié)的內部 RAM。 （ 8） 32個雙向可編程 I/O口線。 大慶石油學院應用技術學院畢業(yè)設計 9 （ 9） 2個 16位可編程定時 /計數(shù)器。 （ 10） 6個中斷源。 （ 11）全雙工 UART串行通道。 （ 12）低功耗空閑和掉電模式。 （ 13）中斷可從空閑模式喚醒系統(tǒng)。 （ 14）看門狗（ WDT）及雙數(shù)據(jù)指針。 （ 15）掉電標識和快速編程特性。 （ 16）靈活的在系統(tǒng)編程（ ISP字節(jié)或頁寫模式）。 AT89S51 的新功能： AT89S51 兼容標準 MCS51指令系統(tǒng)及 AT89C51 引腳結構，它相對于 AT89C51 增加的新功能包括： （ 1） ISP在線編程功能，這個功能的優(yōu)勢在于改寫單片機存儲器內的程序不需 要把芯片從工作環(huán)境中剝離。是一個強大易用的功能。 （ 2） 最高工作頻率為 33MHz， AT89C51 的極限工作頻率是 24M，所以 AT89S51 具有更高工作頻率，從而具有了更快的計算速度。 （ 3）具有雙工 UART串行通道。 （ 4）內部集成看門狗計時器，不再需要像 AT89C51 那樣外接看門狗計時器單元電路。 （ 5）雙數(shù)據(jù)指示器。 （ 6）電源關閉標識。 （ 7）全新的加密算法，這使得對于 AT89S51 的解密變?yōu)椴豢赡?，程序的保密性大大加強，這樣就可以有效的保護知識產權不被侵犯。 （ 8） 兼容性方面：向下完全兼容 51全 部字系列產品。比如 805 AT89C51等早期 MCS51產品。 大慶石油學院應用技術學院畢業(yè)設計 10 第 2 章 方案設計與論證 時鐘電路 DS12887 時鐘電路 使用并行接口時鐘芯片 DS12887 設計時鐘電路。該設計方案用 AT89S51 主控，利用并行時鐘芯片 DS12887為核心計時芯片，組成數(shù)字時鐘電路。該電路能夠準確計時，還附加許多其它功能， 在掉電時能保存用戶設置參數(shù)和故障狀態(tài)參數(shù)等重要參數(shù)。設計電路圖 5 如下： 圖 5 DS12887 與 CPU 接口電路 該設計雖然能完成所要求的任務，綜合 性能也較好，但其并行接口方式占用大量接口資源，給其它設計帶來諸多不便。 大慶石油學院應用技術學院畢業(yè)設計 11 2.. DS1302 時鐘電路 使用串行接口時鐘芯片 DS1302 設計時鐘電路。該設計方案以單片機 AT89S51為主控芯片，以串行時鐘芯片 DS1302 為核心計時芯片，組成數(shù)字時鐘電路。該電路不但能準確地計時、附加其它功能，而且，其三線接口可以節(jié)省接口資源，在斷電后不丟失時間和數(shù)據(jù)信息。該設計方案的接口電路如圖 6 所示 : 圖 6 DS1302 與 CPU接口 總結 :通過以上兩種設計方案的比較 ,我們可以看到 ,設計方案二接口簡單 ,計時可靠 ,綜合性能良好。所以選用第二種設計方 案。 大慶石油學院應用技術學院畢業(yè)設計 12 第 3 章 軟硬件設計 硬件電路設計 該設計的硬件電路由主控部分 (單片機 AT89S51)、計時部分（實時時鐘芯片DS1302）、顯示部分（八段數(shù)碼管）、電源部分（三端穩(wěn)壓器 7805） 4個部分組成。各部分之間相互協(xié)作，構成一個統(tǒng)一的 有機整體，實現(xiàn)數(shù)字時鐘的功能。各部分的硬件電路設計如下。設計總電路圖見附錄一。 單片機 AT89S51外圍電路設計 單片機 AT89S51作為主控芯片，控制整個電路的運行。單片機外圍需要一個復位電路，復位電路的功能是：系統(tǒng)上電時提供復位信號，直至系統(tǒng)電源穩(wěn)定后，撤消復位信號。 為可靠起見，電源穩(wěn)定后還要經一定的延時才撤銷復位信號，以防電源開關或電源插頭分 合過程中引起的抖動而影響復位。 該設計采用含有二極管的復位電路， 復位電路可以有效的解決電源毛刺和電源緩慢下降（電池電壓不足）等引起的問題，在電 源電壓瞬間下降時可以使電容迅速放電，一定寬度的電源毛刺也可令系統(tǒng)可靠復位。復位電路的設計圖如圖 7示： 圖 7 單片機復位電路圖 大慶石油學院應用技術學院畢業(yè)設計 13 AT89S51 具有在系統(tǒng)可編程功能，可以很方便的改寫單片機存儲器內的程序不需要把芯片中從工作環(huán)境中剝離，把 AT89S ISP 下載口接入電路，可使電路實現(xiàn)該功能。AT89S51 需要接入一個普通 12MHz 晶振，為其提供穩(wěn)定的時鐘脈沖。該設計中有 6個八段數(shù)碼顯示管 LED，所以，在單片機 AT89S51 外圍需要接入 6 個三極管來驅動數(shù)碼顯示管。此外，單片機外 圍需要接入 3 個開關，用來調整時鐘。單片機外圍電路的設計圖如圖 8 示： 圖 8 AT89S51 外圍電路圖 大慶石油學院應用技術學院畢業(yè)設計 14 DS1302 與單片機的接口設計 時鐘芯片 DS1302與單片機 AT89S51 的接口是由3 條線來完成的，單片機AT89S51 的 與時鐘芯片的數(shù)據(jù)傳輸端相連， 用來作為 DS1302輸入時鐘SCLK 控制端 , 控制DS1302 的復位輸入端。DS1302 接標準 石英晶振。 DS1302 與單片機的接口電路如圖 9 所示： 圖 9 DS1302與 AT89S51連 顯示設計 八段數(shù)碼顯示管有兩種，一種是共陽數(shù)碼管，其內部是由八個陽極相連接的發(fā)光二極管組成；另一種是共陰數(shù)碼管，其內部是由八個陰極相連接的發(fā)光二極管組成。二者原理不同但功能相同。本設計的時間顯示選用 6個共陰八段數(shù)碼管 LED，其外形和內部結構如圖 10所示： 圖 10 八段共陰數(shù)碼管 LED 大慶石油學院應用技術學院畢業(yè)設計 15 軟件實現(xiàn) 單片機 AT89S51對時鐘芯片 DS1302的控制需要通過程序驅動來實現(xiàn)，程序主要完成兩個方面的任務：①利用單片機實現(xiàn)對 DS1302寄存器的地址定義和控制字的寫入，②實現(xiàn) 對 DS1302的數(shù)據(jù)讀取。 初始化 DS1302要求 RST 為低電平， SCLK為低電平。 RST 被設置為高電平就啟動了一個數(shù)據(jù)傳送的過程。 SCLK的 16個方波完成一次數(shù)據(jù)傳送，前 8個方波用于輸入命令字節(jié)，后 8個方波用于數(shù)據(jù)的輸出（讀 DS1302）或數(shù)據(jù)的輸入（寫DS1302）。在 SCLK的上升沿， I/O線上的數(shù)據(jù)被送入DS1302；在 SCLK的下降沿， DS1302輸出數(shù)據(jù)在 I/O線上。寫和讀各需要一個程序，寫DS1302程序流程 圖如圖 12①所示，讀DS1302程序流程圖[4]如圖 12②所示。兩個子程序及總程序見附錄二、三、四。 ①寫 DS1302流程圖 ②讀 DS1302流程圖 圖 12 DS1302時間流程圖 啟動 讀數(shù)據(jù)字節(jié)一位 復位端變高啟動一次數(shù)據(jù)傳送工作 結束 SCLK 發(fā)脈沖 復位端變低 SCLK 發(fā)脈沖 寫命令字節(jié)一位 夠 8 次嗎？ 夠 8 次嗎？ N Y Y N 啟動 寫數(shù)據(jù)字節(jié)一位 復位端變高啟動一次數(shù)據(jù)傳送工 作 結束 SCLK 發(fā)脈沖 復位端變低 SCLK 發(fā)脈沖 寫命令字節(jié)一位 夠 8 次嗎？ 夠 8 次嗎？ N Y Y N 大慶石油學院應用技術學院畢業(yè)設計 16 第 4章 結論 本設計利用單片機 AT89S51控制串行實時時鐘芯片 DS1302構成數(shù)字時鐘電路，實現(xiàn)計時功能。該電路使用簡單的三線接口，為單片機節(jié)省大量的接口資源，時鐘芯片DS1302帶有后備電池，具備 對后背電源進行涓細電流充電的能力 ，保證電路 斷電后仍保存時間和數(shù)據(jù)信息 ，這些優(yōu)點解決了目前常用實時時鐘占用單片機資源多以及計時不可靠等缺點。該時鐘功能強大，性能優(yōu)越，能為很多領域，特別是對時鐘工作的精確性