【文章內容簡介】 稱為動態(tài)掃描的顯示方法。動態(tài)掃描的意思簡單地說就是逐行輪流點亮，這樣掃描驅動電路就可以實現(xiàn)多行 (比如 16 行 )的同名列共用一 套列驅動器。具體就 16*16 的點陣來說，把所有同 一 行的發(fā)光管的陽極連在一起，把所有同一列的發(fā)光管的陰極連在一起，先送出對應第 1 行發(fā)光管亮滅的數據并鎖存，然后選通第 l 行使其 點 亮一定的時間，然后熄滅；再送出第 2 行的數據并鎖存，然后選通第 2 行使其 點 亮相同的時間，然后熄滅 ； 第 16 行之后，又重新燃亮第 1 行， 反復 輪回。當這樣輪回的速度足夠快 (每秒 24 次以上 )，由于人眼的視覺暫留現(xiàn)象，就能看到顯示屏上穩(wěn)定的圖形了。 采用掃描方式進行顯示時，每行有一個行驅動器，各行的同名列共用一個列驅動器。顯示數據通常存儲在單片機的存儲器 中，按 8 位一個字節(jié)的形式順序排放。顯示時要把一行中各列的數據都傳送到相應的列驅動器上去，這就存在一個顯示數據傳輸的問題。從控制電路到列驅動器的數據傳輸可以采用并行方式或串行方式。顯然，采用并行方式時，從控制電路到列驅動器的線路數量大，相應的硬件數目多。當列數很多時，并行傳輸的方案是不可取的。 采用串行傳輸的方法，控制電路可以只用一根信號線，將列數據一位一位傳往列驅動器，在硬件方面無疑是十分經濟的。但是，串行傳輸過程較長，數據按順序一位一位地輸出給列驅動器，只有當一行的各列數據都已傳輸到位之后，這一行的各列才 能并行地進行顯示。這樣，對于一行的顯示過程就可以分解成列數據準備 (傳輸 )和列數據顯示兩個部分。對于串行傳輸方式來說，列數據準備時間可能相當長 。 在行掃描周河南理工大學畢業(yè)設計（論文）說明書 12 期確定的情況下，留給行顯示的時間就太少了，以致影響到 LED 的亮度。 解決串行傳輸中列數據準備和列數據顯示的時間矛盾問題，可以采用重疊處理的方法。即在顯示本行各列數據的同時，傳送下一行的列數據。為了達到重疊處理的目的，列數據的顯示就需要具有鎖存功能。對于列數據準備來說，它應能實現(xiàn)串人并出的移位功能；對于列數據顯示來說，應具有并行鎖存的功能。這樣，本行已準備好的 數據打入并行鎖存器進行顯示時，串并移位寄存器就可以準備下一行的列數據，而不會影響本行的顯示。 河南理工大學畢業(yè)設計（論文）說明書 13 3 硬件設計 上一章中已經論證過不同的設計方案，針對本設計而言，第三種設計方案顯然是比較合理的，因此本章就對第三種方案進行硬件的設計，本章設計包括單片機設計、顯示驅動電路設計、 ISP 下載線接口設計等。 硬件系統(tǒng)的總體設計 本設計采用 AT89S52 單片機為核心控制器件，用四塊 8*8 點陣相連組成 16*16 點陣屏，作為顯示部分。用 74HC595 作為行驅動控制，控制點陣屏的 行控制信號，有十六根數據線接在點陣屏的十六個行控制信號端上，用 74LS154 作為列驅動控制，控制點陣屏的列控制信號，同樣有十六根數據線接在點陣屏的十六個列控制信號端。系統(tǒng)方框圖如圖 所示。 圖 系統(tǒng)方框圖 單片機系統(tǒng)設計 AT89S52 單片機 AT89S52 是一種低功耗、高性能 CMOS8 位微控制器，具有 8K 在系統(tǒng)可編程 Flash 存儲器。使用 Atmel 公司高密度非 易失性存儲器技術制造，與工業(yè) 80C51 產品指令和引腳完 全兼容 。片上 Flash 允許程序存儲器在系統(tǒng)可編程，亦適于 單 片 機 列驅動 行驅動 點陣模塊 時鐘電路 復位電路 河南理工大學畢業(yè)設計（論文）說明書 14 常規(guī)編程器。在單芯片上，擁有靈巧的 8 位 CPU 和在系統(tǒng) 可編程 Flash，使得 AT89S52 為眾多嵌入式控制應用系統(tǒng)提 供高靈活、超有效的解決方案。 AT89S52 具有以下標準功能： 8k 字節(jié) Flash， 256 字節(jié) RAM， 32 位I/O 口線，看門狗 定時器， 2 個數據指針，三個 16 位 定時器 /計數器，一個 6 向量 2 級中斷結構，全雙工串行口， 片內晶振及時鐘電路。另外， AT89S52 可降至 0Hz 靜態(tài)邏 輯操作，支持 2 種軟件可選擇節(jié)電模式?？臻e模式下 ，CPU 停止工作，允許 RAM、定時器 /計數器、串口、中斷繼續(xù)工 作。掉電保護方式下， RAM 內容被保存，振蕩器被凍結，單片機一切工作停止，直到下一個中斷或硬件復位為止。 8 位微控制器 8K 字節(jié)在系統(tǒng)可編程 Flash AT89S52。外部引腳如圖 所示。 圖 AT89S52 引腳圖 P0 口： P0 口是一個 8 位漏極開路的雙向 I/O 口。作為輸出口，每位能驅動 8 個 TTL 邏輯電平。對 P0端口寫 “1” 時，引腳用作高阻抗輸入。 當訪問外部程序和數據存儲器時， P0 口也被作為低 8 位地址 /數據復用。在這種模式下， P0 具有內部上拉電阻。在 flash 編程時， P0口也 河南理工大學畢業(yè)設計（論文）說明書 15 用來接收指令字節(jié)；在程序校驗時，輸出指令字節(jié)。程序校驗時，需要外部上拉電阻。 P1 口： P1 口是一個具有內部上拉電阻的 8 位雙向 I/O 口， p1 輸出緩沖器能驅動 4 個 TTL 邏輯電平。對 P1 端口寫 “1” 時，內部上拉電阻把端口拉高，此時可以作為輸入口使用。作為輸入使用時，被外部拉低的引腳由于內部電阻的原因，將輸出電流（ IIL）。 此外， 和 分別作定時器 /計數器 2 的外部計數輸入（ ）和時器 /計數器 2 的觸發(fā)輸 入（ ）。在 flash 編程和校驗時， P1口接收低 8位地址字節(jié)。引腳號第二功能 T2（定時器 /計數器 T2 的外部計數輸入），時鐘輸出 T2EX（定時器 /計數器T2 的捕捉 /重載觸發(fā)信號和方向控制） MOSI（在系統(tǒng)編程用） MISO（在系統(tǒng)編程用） SCK（在系統(tǒng)編程用） P2 口： P2 口是一個具有內部上拉電阻的 8 位雙向 I/O 口， P2 輸出緩沖器能驅動 4 個 TTL 邏輯電平。對 P2 端口寫 “1” 時，內部上拉電阻把端口拉高，此時可以作為輸入口使用。作為輸入 使用時，被外部拉低的引腳由于內部電阻的原因，將輸出電流（ IIL）。 P3 口： P3 口是一個具有內部上拉電阻的 8 位雙向 I/O 口， p3 輸出緩沖器能驅動 4 個 TTL 邏輯電平。對 P3 端口寫 “1” 時，內部上拉電阻把端口拉高，此時可以作為輸入口使用。作為輸入使用時，被外部拉低的引腳由于內部電阻的原因，將輸出電流（ IIL）。 P3 口亦作為 AT89S52 特殊功能（第二功能）使用，端口引腳第二功能 ： RXD(串行輸入口 )； TXD(串行輸出口 )； INTO(外中斷 0)； INT1(外中斷 1)； TO(定時 /計數器 0) ； T1(定時 /計數器 1)； WR(外部數據存儲器寫選通 )； RD(外部數據存儲器讀選通 )此外， P3 口還接收一些用于 FLASH 閃存編程和程序校驗的控制信號。 RST—— 復位輸入。當振蕩器工作時， RST 引腳出現(xiàn)兩個機器周期以河南理工大學畢業(yè)設計（論文）說明書 16 上高電平將是單片機復位。 ALE/PROG—— 當訪問外部程序存儲器或數據存儲器時， ALE（地址鎖存允許）輸出脈沖用于鎖存地址的低 8 位字節(jié)。一般情況下， ALE 仍以時鐘振蕩頻率的 1/6 輸出固定的脈沖信號，因此它可對外輸出時鐘或用于定時目的。要注意的是：每當訪問外部數據存儲器時將跳過一個 ALE脈沖。 對 FLASH 存儲器編程期間，該引腳還用于輸入編程脈沖（ PROG）。 PSEN—— 程序儲存允許（ PSEN）輸出是外部程序存儲器的讀選通信號，當 AT89C52 由外部程序存儲器取指令（或數據）時，每個機器周期兩次 PSEN 有效，即輸出兩個脈沖，在此期 間，當訪問外部數據存儲器，將跳過兩次 PSEN 信號。 EA/VPP—— 外部訪問允許，欲使 CPU僅訪問外部程序存儲器， EA 端必須保持低電平（接地）。 如 EA端為高電平（接 Vcc 端）， CPU 則執(zhí)行內部程序存儲器的指令。 復位電路設計 為確保 單片機 系統(tǒng)中電路穩(wěn)定可靠工作，復位電路是必不可少的一部分，復位電路的第一功能是上電復位。一般 單片機 正常工作 所 需要 的供電電 壓 為 +5V，由于 單片機 電路是時序數字電路，它需要穩(wěn)定的時鐘信號，因此在電源上電時，只有當 VCC 在特定的工作電壓范圍內 以及晶體振蕩器穩(wěn)定工作時，復 位信號才被撤除， 單片機 開始正常工作。 目前為止， 單片機 復位電路主要有四種類型：（ 1）微分型復位電路；（ 2）積分型復位電路；（ 3）比較器型復位電路；（ 4）看門狗型復位電路。 復位電路工作原理如 圖 所示， VCC 上電時， C充電，在 10k電阻上出現(xiàn)電壓，使得單片機復位；幾個毫秒后， C 充滿， 10k電阻上電流降為 零 ，電壓也為 零 ，使得單片機進入工作狀態(tài)。工作期間，按下 S、 C放電。 S松手， C又充電，在 10k電阻上出現(xiàn)電壓，使得單片機復位。幾個河南理工大學畢業(yè)設計（論文）說明書 17 毫秒后，單片機進入工作狀態(tài)。 圖 復位電路 時鐘電路設計 內部時鐘，是用芯片內部振蕩電路，精度不高，溫飄也較大，不需要外部振蕩器件。 外部時鐘，分 RC 振蕩和石英晶振， RC 精度不高，成本低，石英晶振，精度高，穩(wěn)定性好，根據使用場合選擇，適合的時鐘方式 AT89S52 內部有一個 用于構成振蕩器的高增益反相放大器，引腳XTAL1 和 XTAL2 分別是反相放大器的輸入端和輸出端，由這個放大器與作為反饋元件的片外晶體或搪瓷 諧振器一起構成了一個自激振蕩器，這種方式形成的時鐘信號稱為內部時鐘方式。利用芯片內部的振蕩電路，在 XTAL1 和 XTAL2 兩端跨接晶體（或陶瓷）振蕩器和兩個電容就構成了一個穩(wěn)定的自激振蕩器。晶體振蕩頻率可在 ～ 12MHz 之間選擇。電容值無嚴格要求，但其取值對振蕩頻率輸出的穩(wěn)定性、大小、振蕩電路起振速度稍有影響， C C2 可在 20pF～ 100pF 之間取值。一般當外接晶體時，電容選為 30pF。 本設計采用內部時鐘電路，電路圖如圖 所 河南理工大學畢業(yè)設計（論文）說明書 18 示。 圖 時鐘電路 ISP 連 接線接口設計 一種無需將存儲芯片（如 EPROM）從嵌入式設備上取出就能對其進