【文章內(nèi)容簡介】 0U 1 7NO T 圖 2 WL1 型數(shù)字電子鐘 整體電路 6 振蕩電路 對于時鐘電路的振蕩電路有都種方案，比如：（ 1）石英晶體振蕩電路，（ 2）專用時鐘信號芯片，（ 3）由 555 定時器做成的多謝振蕩器，本電路采用由 555定時器構成的多諧振蕩器。 555 定時器內(nèi)部電路圖如圖 3所示。 圖 3 555 定時器內(nèi)部電路圖 （一） 555 定時器的組成 555 定時器有五部分組成即分壓器、比較器、基本 RS 觸發(fā)器、晶體管開關電路和輸出緩沖器。 分壓器：三個 5KΩ 的電阻串聯(lián)組成一個分壓器，為兩個電壓比較器提供兩個參考電壓。其中比較器 A1 的參考電壓為 2/3VCC，比較器 A2 的參考電壓為1/3VCC。其中 5 管腳外接電壓輸入端，可以改變比較器 A A2 的參考電壓，此外當不需要改變參考電壓時， 5 管腳可以通過一個 的電容接地，消除高頻噪聲干擾，已達到穩(wěn)定電壓的目的。 比較器： 555 定時器有兩個參數(shù)相同的電壓比較器 A A2，比較器的輸入電阻Ri 的阻值非常大，故其輸入電流幾乎為 0，有不取電流的特點。當 A1 的 輸入大于參考電壓 2/3VCC 時，其輸出為低電平（ Vo=0），反之輸出為高電平（ Vo=VCC）。當 A2 的輸入大于參考電壓時，其輸出為高電平（ Vo=VCC），反之輸出為低電平 7 （ Vo=0）。 RS 觸發(fā)器：這是一個典型的 RS 觸發(fā)器電路，有兩個與非門構成，其輸出狀態(tài)有兩輸入端決定。 晶體管開關電路：當晶體管的基極為低電平時三極管截止，當晶體管的基極為高電平時三極管導通。 輸出緩沖器：輸出緩沖器不僅可以提高電路的負載能力，還能夠起到阻抗匹配的作用。 （二） 555 定時管腳功能 555 定時器管腳功能如表 1所示 輸 入 觸發(fā)器 輸 出 555 輸 出 閾門輸入 TH 觸發(fā)輸入 /TR 復位 Q OUT X X 0 1 0 ＜ Vcc*2/3（ R=0） ＜ Vcc*1/3 （ S=1） 1 0 1 ＞ Vcc*2/3（ R=1） ＜ Vcc*1/3 （ S=1） 1 0 1 ＞ Vcc*2/3（ R=1） ＞ Vcc*1/3 （ S=0） 1 1 0 ＜ Vcc*2/3（ R=0） ＞ Vcc*1/3 （ S=0） 1 保持原態(tài) 表 1 555 定時器功能表 （三） 多謝振蕩器 當輸入端 6 號管腳和 2 號管腳相連時，定時器就構成了遲滯比較器。如果讓遲滯比較器的輸入端電平在高低電平間變換，就可以在遲滯比較器的輸出端得到 8 一定頻率的多諧波。 基于這種思想，首先將定時器的輸入端 TH、 TR（ 2 管腳）連接，即可得到一個施密特觸發(fā)器。外接電阻電容，就可以構成一個多諧振蕩器。電路圖如圖 4所示。 R4DC7Q3GND1VCC8TR2TH6CV5U 1 85 5 5R14 8 kR24 8 kC11 0 uC20 .0 1 uV C C 圖 4 多 諧振蕩器 組成圖 充電：當電路剛開始工作時，電容 C1 上的電荷量量為零，輸出 Vo為高電平，且管腳 7 呈現(xiàn)高阻態(tài)。此時電源 VCC 通過 R0、 R1 對電容 C1 進行充電，當電容C1兩端的電壓為 3/2VCC時 [充電時間 1 1 2 1 2( ) l n 2 ( )T R R C R R C? ? ? ?]7管腳接地且輸出 Vo 為低電平，則電容 C1通過 R1 接地放電，當容兩端電壓降到 1/3VCC時 [放電時間 2 2 2ln 2 0 .7T R C R C??]管腳 7截止，電容 C1又進入到放電階段 。 充放電 波形圖 如圖 5 所示。 9 圖 5 振蕩器充放電波形圖 （ 四）參數(shù)的確定 多 謝 振 蕩 器 的 震 蕩 周 期 1 2 1 2 1 2l n 2( 2 ) 0. 7 ( 2 )T T T R R C R R C? ? ? ? ? ?=1s，取電容 C1 為 10uf，則計算得R1=R2=48K?，輸出矩形波占空比 q= 22R / 1R + 22R =2/3。 計數(shù)電路 該電路的計數(shù)設計利用 74ls160 十進制計數(shù)器實現(xiàn)，所選芯片為脈沖前沿觸發(fā)方式。該芯片不僅可以實現(xiàn)計數(shù)功能，還可以被用來設計其他功能電路，如控制電路等。 電子鐘有時、 分 、 秒三種時間單位，其中時的計數(shù)進制采用 24 小時制，分、秒都為 60 進制， 60 秒為 1分鐘， 60 分為 1 小時。時、分、秒的顯示位數(shù)都是兩位數(shù)。秒的單位為最小單位，當秒計數(shù)器計數(shù)值為 59 時并在 下一個脈沖信號到來時，秒計數(shù)器清零，分計數(shù)器計數(shù)值加一。當分計數(shù)器的技術數(shù)值達到 60時，分計數(shù)器清“ 0”，同時時計數(shù)器加 1。秒分計數(shù)器為 60 進制計數(shù)器，時計數(shù)器的進制為 24。 74LS160 為十進制計數(shù)器，可以實現(xiàn)上述的功能。當ＬＤ＝１時進行十進制計數(shù)；當ＬＤ＝０時，完成預置數(shù)碼功能。用于“秒鐘、分鐘、時鐘”的個位計數(shù)時，不需作任何改進。但分、秒的十位計數(shù)器必須為 6 進制，時的十位計時器為 2進制。 10 十進制計數(shù)器 74160 引腳功能如表 2所示 引腳號 引腳名 功能 1 MR 清零（低電平有效） 2 CP 時鐘輸 入端 6 D0、 D D D3 4數(shù)據(jù)輸入端 10 ENT、 ENP 控制使能端 8 GND 接地端 9 LOAD 置數(shù)端（低電平有效） 1 1 1 14 Q Q Q Q0 4數(shù)據(jù)輸出端 15 TC 進位輸出端 16 VCC 電源 表 2 74160 引腳功能表 （一） 60 進制計數(shù)器的設計 工作原理 秒、分都都為同一種進制計數(shù)器，即 60 進制計數(shù)器。因為 74160 為十進制計數(shù)器，因此需要兩片 74160 來設計一個 60進制計數(shù)器。為滿足電路的需要第一片芯片不改變其進制，仍是十進制，第二片芯片的進制數(shù)改為 6 進制，所以要對第二篇計數(shù)器進行修改。 74160 有異步復位和同步置數(shù)的功能，所以 160 計數(shù)值的設計有兩種方式：一、有異步復位，二、同步置數(shù)。本電路采用同步置數(shù)，且 U2 的預置數(shù)設置為 0000，當 U U2 的計數(shù)值為 59 時，則在下一個脈沖前沿到來時， U U2 應當全部輸出為“ 0”，所以應當在 U U2 的計數(shù)值為 59 時使U2 裝入預置數(shù) 0000。由以上分析不難看出將 Q0、 Q2 接到一個兩輸入與非門，并將輸出連接到 U2 的預置數(shù)輸入引腳上，即可得到一個 60進制的計數(shù)器。該技術器的進位輸出端為 U2 的進位輸出端。 11 電路圖如圖 6所示 CPCL123U47 4 L S 0 0D03Q014D14Q113D25Q212D36Q311RCO15ENP7ENT10CLK2LOAD9MR1U17 4 1 6 0 D03Q014D14Q113D25Q212D36Q311RCO15ENP7ENT10CLK2LOAD9MR1U27 4 1 6 0U3NO TV C CG ND 圖 6 60 進制計數(shù)器電路圖 （二） 24 進制計數(shù)器的設計 電路工作原理 該計數(shù)器的要求是：當計數(shù)器 U U1 的計數(shù)值分別為 3時，分、秒計數(shù)器的計數(shù)值都為 59 時，計數(shù)器要清零。由于 U U2 之間采用的是異步進位的方式，如果采用同步置數(shù)法，則 U U2 不可能同時清零，所以只 能采用異步復位法。時、分、秒計數(shù)器要在 23 時 59 分 59 秒全部清零，由于異步清零的速度很快，所以要在時計數(shù)器計數(shù)值為 24 的時候輸入復位信號。將計數(shù)器 U1 的輸出端 Q2 和計數(shù)器 U2 輸出端 Q2 連接到兩輸入與非門 U4 輸入端。并將與非門的輸出端接至 U U2 的復位端 MR。 12 電路圖如圖 7所示 CPD03Q014D14Q113D25Q212D36Q311RCO15ENP7ENT10CLK2LOAD9MR1U17 4 1 6 0 D03Q014D14Q113D25Q212D36Q311RCO15ENP7ENT10CLK2LOAD9MR1U27 4 1 6 0U3NO T123U47 4 L S 0 0G NDV C C 圖 7 24 進制計數(shù)器電路圖 校時電路 （一）校時電路的要求 時、分校時器在校時互不影響 （二）電路工作原理 任何數(shù)字鐘都會在長時間跑時 和重啟時都會有和規(guī)定時間有誤差，這時就需要進行時間調(diào)整。本電路校時電路實現(xiàn)的方法是采用脈沖觸發(fā)校時，即將時、分的個位計數(shù)器的時鐘信號輸入端 CLK 通過一個開關連接到