【文章內(nèi)容簡(jiǎn)介】 PU，同時(shí)可傳送 CRC 校驗(yàn)碼，具有極強(qiáng)的抗干擾糾錯(cuò)能力 。 DS18B20 外部和 內(nèi)部結(jié)構(gòu) DS18B20 引腳定義： 黑龍江八一農(nóng)墾大學(xué)畢業(yè)設(shè)計(jì)（論文） — 8— (1)DQ 為數(shù)字信號(hào)輸入 /輸出端； (2)GND 為電源地； (3)VDD 為外接供電電源輸入端（在寄生電源接線方式時(shí)接地） 圖 3 DS18B20 的外形及管腳排列 圖 4 DS18B20 內(nèi)部結(jié)構(gòu) DS18B20 內(nèi)部主要由四部分組成 ； 64 位光刻 ROM、溫度傳感器、非揮發(fā)的溫度報(bào)警觸發(fā)器 TH 和 TL、配置寄存器。 DS18B20 中的溫度傳感器可完成對(duì)溫度的測(cè)量，以 12 位轉(zhuǎn)化為例 :用 16位符號(hào)擴(kuò)展的二進(jìn)制補(bǔ)碼讀數(shù)形式提供，以 ℃ /LSB 形式表達(dá)，其中 S為符號(hào)位。 黑龍江八一農(nóng)墾大學(xué)畢業(yè)設(shè)計(jì)（論文） — 9— 表 1 轉(zhuǎn)換關(guān)系表 類型 對(duì)應(yīng)轉(zhuǎn)換關(guān)系 bit7 bit6 bit5 bit4 bit3 bit2 bit1 bit0 Ls Byte 23 22 21 20 21 22 23 24 bit15 bit14 bit13 bit12 bit11 bit10 bit9 bit8 Ms Byte S S S S S 26 25 24 這是 12 位轉(zhuǎn)化后得到的 12 位數(shù)據(jù)，存儲(chǔ)在 18B20 的兩個(gè) 8 比特的 RAM中，二進(jìn)制中的前面 5 位是符號(hào)位，如果測(cè)得的溫度大于 0，這 5 位為 0，只要將測(cè)到的數(shù)值乘于 即可得到實(shí)際溫度；如果溫度小于 0，這 5 位為 1，測(cè)到的數(shù)值需要取反加 1 再乘于 即可得到實(shí)際溫度。 DS18B20 溫度傳感器的存儲(chǔ)器 DS18B20 溫度傳感器的內(nèi)部存儲(chǔ)器包括一個(gè) 高速暫存 RAM和一個(gè)非易失性的可電擦除的 E2RAM,后者存放高溫度和低溫度觸發(fā)器 TH、 TL和結(jié)構(gòu)寄存器。 暫存存儲(chǔ)器包含了 8 個(gè)連續(xù)字節(jié)，前兩個(gè)字節(jié)是測(cè)得的溫度信息，第一個(gè)字節(jié)的內(nèi)容是溫度的低八位，第二個(gè)字節(jié)是溫度的高八位。第三個(gè)和第四個(gè)字節(jié)是 TH、 TL的易失性拷貝，第五個(gè)字節(jié)是結(jié)構(gòu)寄存器的易失性拷貝，這三個(gè)字節(jié)的內(nèi)容在每一次上電復(fù)位時(shí)被刷新。第六、七、八個(gè)字節(jié)用于內(nèi)部計(jì)算。第九個(gè)字節(jié)是冗余檢驗(yàn)字節(jié)。 該字節(jié)各位的意義如下： TM R1 R0 1 1 1 1 1 低五位一直都是 1 ， TM 是測(cè)試模式位， 用于設(shè)置 DS18B20 在工作模式還是在測(cè)試模式。在 DS18B20 出廠時(shí)該位被設(shè)置為 0，用戶不要去改動(dòng)。 R1和 R0 用來(lái)設(shè)置分辨率，如下表所示：（ DS18B20 出廠時(shí)被設(shè)置為 12 位） 表 2 分辨率設(shè)置 R1 R0 分 辨 率 溫度最大轉(zhuǎn)化 換時(shí)間 0 0 9位 ms 0 1 10位 ms 1 0 11位 375 ms 1 1 12位 750 ms 根據(jù) DS18B20 的通訊 協(xié)議，主機(jī)控制 DS18B20 完成溫度轉(zhuǎn)換必須經(jīng)過(guò)三個(gè)步驟：每一次讀寫(xiě)之前都要對(duì) DS18B20 進(jìn)行復(fù)位，復(fù)位成功后發(fā)送一條 ROM指令，最后發(fā)送 RAM 指令，這樣才能對(duì) DS18B20 進(jìn)行預(yù)定的操作。復(fù)位要求主 CPU 將數(shù)據(jù)線下拉 500 微秒，然后釋放， DS18B20 收到信號(hào)后等待 16～60 微秒左右，后發(fā)出 60～ 240 微秒的存在低脈沖，主 CPU 收到此信號(hào)表示復(fù)位成功。 黑龍江八一農(nóng)墾大學(xué)畢業(yè)設(shè)計(jì)（論文） — 10— DS1820 使用中注意事項(xiàng) DS1820 雖然具有測(cè)溫系統(tǒng)簡(jiǎn)單、測(cè)溫精度高、連接方便、占用口線少等優(yōu)點(diǎn)，但在實(shí)際應(yīng)用中也應(yīng)注意以下幾方面的問(wèn)題 ： （ 1） 較小的硬件開(kāi)銷需要相對(duì)復(fù)雜的軟件進(jìn)行補(bǔ)償，由于 DS1820 與微處理器間采用串行數(shù)據(jù)傳送，因此，在對(duì) DS1820 進(jìn)行讀寫(xiě)編程時(shí)，必須嚴(yán)格的保證讀寫(xiě)時(shí)序，否則將無(wú)法讀取測(cè)溫結(jié)果。在使用 PL/M、 C 等高級(jí)語(yǔ)言進(jìn)行系統(tǒng)程序設(shè)計(jì)時(shí)，對(duì) DS1820 操作部分最好采用匯編語(yǔ)言實(shí)現(xiàn)。 （ 2） 在 DS1820 的有關(guān)資料中均未提及單總線上所掛 DS1820 數(shù)量問(wèn)題，容易使人誤認(rèn)為可以掛任意多個(gè) DS1820，在實(shí)際應(yīng)用中并非如此。當(dāng)單總線上所掛 DS1820 超過(guò) 8 個(gè)時(shí)，就需要解決微處理器的總線驅(qū)動(dòng)問(wèn)題，這一點(diǎn)在進(jìn)行多點(diǎn)測(cè)溫 系統(tǒng)設(shè)計(jì)時(shí)要加以注意。 （ 3） 連接 DS1820 的總線電纜是有長(zhǎng)度限制的。試驗(yàn)中，當(dāng)采用普通信號(hào)電纜傳輸長(zhǎng)度超過(guò) 50m 時(shí)，讀取的測(cè)溫?cái)?shù)據(jù)將發(fā)生錯(cuò)誤。當(dāng)將總線電纜改為雙絞線帶屏蔽電纜時(shí)，正常通訊距離可達(dá) 150m，當(dāng)采用每米絞合次數(shù)更多的雙絞線帶屏蔽電纜時(shí)，正常通訊距離進(jìn)一步加長(zhǎng)。這種情況主要是由總線分布電容使信號(hào)波形產(chǎn)生畸變?cè)斐傻?。因此，在?DS1820 進(jìn)行長(zhǎng)距離測(cè)溫系統(tǒng)設(shè)計(jì)時(shí)要充分考慮總線分布電容和阻抗匹配問(wèn)題。 （ 4） 在 DS1820 測(cè)溫程序設(shè)計(jì)中，向 DS1820 發(fā)出溫度轉(zhuǎn)換命令后，程序總要等待 DS1820 的返回信號(hào)，一旦某個(gè) DS1820 接觸不好或斷線，當(dāng)程序讀該 DS1820 時(shí)，將沒(méi)有返回信號(hào)，程序進(jìn)入死循環(huán)。這一點(diǎn)在進(jìn)行 DS1820 硬件連接和軟件設(shè)計(jì)時(shí)也要給予一定的重視。 （ 5） 測(cè)溫電纜線建議采用屏蔽 4 芯雙絞線，其中一對(duì)線接地線與信號(hào)線，另一組接 VCC 和地線，屏蔽層在源端單點(diǎn)接地。 硬件描述語(yǔ)言 簡(jiǎn)介 VHDL 語(yǔ)言能夠成為標(biāo)準(zhǔn)化的硬件描述語(yǔ)言并獲得廣泛應(yīng)用，它自身必然具有很多其他硬件描述語(yǔ)言所不具備的優(yōu)點(diǎn)。歸納起來(lái)， VHDL 語(yǔ)言主要具有以下優(yōu)點(diǎn)： （ 1） VHDL 語(yǔ)言功能強(qiáng)大，設(shè)計(jì)方式多樣 VHDL 語(yǔ)言具有強(qiáng)大的語(yǔ)言結(jié)構(gòu)，只需采用簡(jiǎn)單明確的 VHDL 語(yǔ)言程序就可以描述十分復(fù)雜的硬件電路。同時(shí)，它還具有多層次的電路設(shè)計(jì)描述功能。此外， VHDL 語(yǔ)言能夠同時(shí)支持同步電路、異步電路和隨機(jī)電路的設(shè)計(jì)實(shí)現(xiàn)，這是其他硬件描述語(yǔ)言所不能比擬的。 VHDL 語(yǔ)言設(shè)計(jì)方法靈活多樣，既支持自頂向下的設(shè)計(jì)方式，也支持自底向上的設(shè)計(jì)方法； 既支持模塊化設(shè)計(jì)方法，也支持層次化設(shè)計(jì)方法。 （ 2） VHDL 語(yǔ)言具有強(qiáng)大的硬件描述能力 VHDL 語(yǔ)言具有多層次的電路設(shè)計(jì)描述功能，既可描述系統(tǒng)級(jí)電路，也黑龍江八一農(nóng)墾大學(xué)畢業(yè)設(shè)計(jì)（論文） — 11— 可以描述門級(jí)電路 ；描述方式既可以采用行為描述、寄存器傳輸描述或者結(jié)構(gòu)描述，也可以采用三者的混合描述方式。同時(shí)， VHDL 語(yǔ)言也支持慣性延遲和傳輸延遲，這樣可以準(zhǔn)確地建立硬件電路的模型。 VHDL 語(yǔ)言的強(qiáng)大描述能力還體現(xiàn)在它具有豐富的數(shù)據(jù)類型。 VHDL 語(yǔ)言既支持標(biāo)準(zhǔn)定義的數(shù)據(jù)類型，也支持用戶定義的數(shù)據(jù)類型，這樣便會(huì)給硬件描述帶來(lái)較大的自由度。 （ 3） VHDL 語(yǔ)言具有很強(qiáng)的移植能力 VHDL 語(yǔ)言很強(qiáng)的移植能力主要體現(xiàn)在： 對(duì)于同一個(gè)硬件電路的 VHDL 語(yǔ)言描述，它可以從一個(gè)模擬器移植到另一個(gè)模擬器上、從一個(gè)綜合器 移植到另一個(gè)綜合器上或者從一個(gè)工作平臺(tái)移植到另一個(gè)工作平臺(tái)上去執(zhí)行。 （ 4） VHDL 語(yǔ)言的設(shè)計(jì)描述與器件無(wú)關(guān) 采用 VHDL 語(yǔ)言描述硬件電路時(shí)，設(shè)計(jì)人員并不需要首先考慮選擇進(jìn)行設(shè)計(jì)的器件。這樣做的好處是可以使設(shè)計(jì)人員集中精力進(jìn)行電路設(shè)計(jì)的優(yōu)化，而不需要考慮其他的問(wèn)題。當(dāng)硬件電路的設(shè)計(jì)描述完成以后， VHDL 語(yǔ)言允許采用多種不同的器件結(jié)構(gòu)來(lái)實(shí)現(xiàn)。 （ 5） VHDL 語(yǔ)言程序易于共享和復(fù)用 VHDL 語(yǔ)言采用基于庫(kù) ( library) 的設(shè)計(jì)方法。在設(shè)計(jì)過(guò)程中，設(shè)計(jì)人員可以建立各種可再次利用的模 塊，一個(gè)大規(guī)模的硬件電路的設(shè)計(jì)不可能從門級(jí)電路開(kāi)始一步步地進(jìn)行設(shè)計(jì)，而是一些模塊的累加。這些模塊可以預(yù)先設(shè)計(jì)或者使用以前設(shè)計(jì)中的存檔模塊，將這些模塊存放在庫(kù)中，就可以在以后的設(shè)計(jì)中進(jìn)行復(fù)用。 由于 VHDL 語(yǔ)言是一種描述、模擬、綜合、優(yōu)化和布線的標(biāo)準(zhǔn)硬件描述語(yǔ)言，因此它可以使設(shè)計(jì)成果在設(shè)計(jì)人員之間方便地進(jìn)行交流和共享，從而減小硬件電路設(shè)計(jì)的工作量，縮短開(kāi)發(fā)周期。 本章小結(jié) 此章節(jié)主要介紹設(shè)計(jì) FPGA 的數(shù)字溫度計(jì)應(yīng)用到的有關(guān)理論知識(shí)和系統(tǒng)設(shè)計(jì)流程。例如其中應(yīng)用到的 FPGA 的結(jié)構(gòu)介紹及開(kāi)發(fā)編程原理， DS18B20溫度傳感器的性能特點(diǎn) 和硬件編程語(yǔ)言 VHDL 的基本知識(shí)等。 黑龍江八一農(nóng)墾大學(xué)畢業(yè)設(shè)計(jì)（論文） — 12— 3 設(shè)計(jì)過(guò)程 整體方案設(shè)計(jì) FPGA 控制 DS18B20： FPGA 需要完成 DS18B20 的初始化、讀取 DS18B20 的 48 位 ID 號(hào)、啟動(dòng)DS18B20 溫度轉(zhuǎn)換、讀取溫度轉(zhuǎn)化結(jié)果。讀取 48 位 ID 號(hào)和讀取溫度轉(zhuǎn)換結(jié)果過(guò)程中， FPGA 還要實(shí)現(xiàn) CRC 校驗(yàn)碼的計(jì)算，保證通信數(shù)據(jù)的可靠性 [14]。 以上操作反復(fù)進(jìn)行，可以用狀態(tài)機(jī)來(lái)實(shí)現(xiàn)。狀態(tài)機(jī)的各種狀態(tài)如下： RESET1：對(duì) DS18B20 進(jìn)行第一次復(fù)位，然后進(jìn)入等待，等待 800μ s 后，進(jìn)入下一狀態(tài)。 CMD33：對(duì) DS18B20 發(fā)出 0 33 命令，讀取 48 位 ID 值。 GET_ID：從 DS18B20 中讀取 48 位 ID 值。 RESET2：對(duì) DS18B20 進(jìn)行第二次復(fù)位，然后進(jìn)入 DELAY 狀態(tài)等待 800μ s 后，進(jìn)入 CMDCC 狀態(tài)。 CMDCC：向 DS18B20 發(fā)出忽略 ROM 命令，為進(jìn)入下一狀態(tài)作準(zhǔn)備。 CMD44：向 DS18B20 發(fā)出啟動(dòng)溫度轉(zhuǎn)換命令，然后進(jìn)入等待， 900ms后進(jìn)入下一狀態(tài)。 RESET3：對(duì) DS18B20 進(jìn)行第三次復(fù)位。 CMDCC2：向 DS18B20 發(fā)出忽略 ROM 命令，為了進(jìn)入下一狀態(tài)作準(zhǔn)備。 GET_TEMP：從 DS18B20 中讀取溫度測(cè)量數(shù)值。 DELAY：等待狀態(tài)。 WRITE_BIT：向 DS18B20 中寫(xiě)入數(shù)據(jù)位狀態(tài)。 READ_BIT：從 DS18B20 中讀取數(shù)據(jù)位狀態(tài)。在該狀態(tài)中每讀取 1 位數(shù)據(jù)，同時(shí)完成該數(shù)據(jù)位的 CRC 校驗(yàn)計(jì)算 [15]。所有數(shù)據(jù)都讀取后，還要讀取 8位 CRC 校驗(yàn)位。這 8 位校驗(yàn)位也經(jīng)過(guò) CRC 校驗(yàn)計(jì)算，如果通信沒(méi)有錯(cuò)誤，總的 CRC 校驗(yàn)結(jié)果應(yīng)該是 0。這時(shí)可將通信正確的數(shù)據(jù)保存到 id 和 temp_data寄存器中。 軟件設(shè)計(jì)流程 黑龍江八一農(nóng)墾大學(xué)畢業(yè)設(shè)計(jì)（論文） — 13— 圖 5 主程序流程圖 FPGA 控制 DS18B20， FPGA 需要完成 DS18B20 的初始化、讀取 DS18B20的 48 位 ID 號(hào)、啟動(dòng) DS18B20 溫度轉(zhuǎn)換、讀取溫度轉(zhuǎn)化結(jié)果，顯示實(shí)時(shí)溫度并判斷是否超過(guò)溫度上下限，否則報(bào)警。 本設(shè)計(jì)應(yīng)用的 數(shù)碼管的介紹 開(kāi)始 初始化液晶屏， DS18B20 當(dāng) 前 溫 度 是否符合報(bào)警條件 從 DS18B20 采集數(shù)據(jù) 蜂鳴器報(bào)警 屏幕繼續(xù)顯示實(shí)時(shí)溫度 YES NO 黑龍江八一農(nóng)墾大學(xué)畢業(yè)設(shè)計(jì)（論文） — 14— 圖 6 數(shù)碼管圖 圖 7 共陽(yáng)極數(shù)碼管 此次設(shè)計(jì)采用的是共陽(yáng)極的 4 位一體的數(shù)碼管，數(shù)碼管可以分為共陽(yáng)極與共陰極兩種，共陽(yáng)極就是把所有 LED 的陽(yáng)極連接到共同接點(diǎn) ，而每個(gè) LED的陰極分別為 a、 b、 c、 d、 e、 f、 g 及 dp（小數(shù)點(diǎn)）；共陰極則是把所有 LED的陰極連接到共同接點(diǎn) ，而每個(gè) LED 的陽(yáng)極分別為 a、 b、 c、 d、 e、 f、 g及 dp（小數(shù)點(diǎn)）。如圖 7 示為陽(yáng)極數(shù)碼管圖。圖中的 8 個(gè) LED 分別與上面那個(gè)圖中的 A~DP 各段相對(duì)應(yīng)，通過(guò)控制各個(gè) LED 的亮滅來(lái)顯示數(shù)字。 在計(jì)時(shí)結(jié)果顯示電路中，七段數(shù)碼管顯示部分是一個(gè)不容忽視的環(huán)節(jié)，如若處理不得當(dāng)，可能引 起系統(tǒng)功率過(guò)大，產(chǎn)生散熱問(wèn)題，嚴(yán)重時(shí)甚至?xí)?dǎo)致系統(tǒng)的燒毀。為了解決好以上問(wèn)題，下面就對(duì)七段數(shù)碼管顯示電路做簡(jiǎn)要的分析和介紹。 通常點(diǎn)亮一個(gè) LED 所需的電流是 5～ 50 mA，通電的電流愈大， LED 的亮度愈高，相對(duì)的也會(huì)使其壽命縮短。一般以 10 mA 的導(dǎo)通電流來(lái)估算它所必須串聯(lián)的阻值，其計(jì)算方式參考圖 8 示。 圖 8 LED 的串接電阻計(jì)算方式 k? V +5 V 10 mA (5 ) /10 mA= k? 黑龍江八一農(nóng)墾大學(xué)畢業(yè)設(shè)計(jì)（論文） — 15— 所謂共陽(yáng)極就是把所有數(shù)碼管的陽(yáng)極相連形成公共陽(yáng)極，應(yīng)用時(shí)接到+5~+，低電平有效，高電平的時(shí)候就不亮。 顯