【文章內(nèi)容簡介】 6）P 0. 5 （ A D5）P 0. 4 （ A D4）P 0. 3 （A D3）P 0. 2 （A D 2）P 0. 7 （ A D7）P 2. 0 （ A 8 ）P 2. 1 （ A 9 ）P 2. 2 （ A 1 0 ）P 2. 3 （ A 1 1 ）P 2. 4 （ A 1 2 ）P 2. 5 （ A 1 3 ）P 2. 6 （ A 1 4 ）P 2. 7 （ A 1 5 ）P S E NA L E / P R O GE A / V P PP 1 . 0P 1 . 1 圖 21 AT89C51引腳圖 P0 口： P0 口是開漏雙向口 。 可以寫為 1， 使其狀態(tài)為懸浮用作高阻輸入 ， P0 也可以在訪問外部程序存儲器時作地址的低字節(jié) ， 在訪問外部數(shù)據(jù)存儲器時作數(shù)據(jù)總線 。 此時通過內(nèi)部強上拉輸出 1。 P1 口： P1 口是帶內(nèi)部上拉的雙向 I/O 口 ， 向 P1 口寫入 1 時 P1 口被內(nèi)部上拉為高電平 ， 可用作輸入口 ， 當作為輸入腳時被外部拉低的 P1 口會因為內(nèi)部上拉而輸出電流。 P1 口第 2 功能： T2()定時 /計數(shù)器 2 的外部計數(shù)輸入 /時鐘輸出 (見可編程輸出 )。T2EX()定時 /計數(shù)器 2 重裝載控制。 XX 大學 畢業(yè)設計（論文） 5 P2 口： P2 口是帶內(nèi)部上拉的雙向 I/O 口 ， 向 P2 口寫入 1 時 P2 口被內(nèi)部上拉為高電 平 ， 可用作輸入口 ， 當作為輸入腳時被外部拉低的 P2 口會 因為內(nèi)部上拉而輸出電流 (見DC 電氣特性 )在訪問外部程序存儲器和外部數(shù)據(jù)時分別作為地址高位字節(jié)和 16 位地址(MOVX @DPTR)此時通過內(nèi)部強上拉 傳送 1， 當使 用 8 位尋址方式 (MOV @Ri)訪問外部數(shù)據(jù)存儲器時， P2 口發(fā)送 P2 特殊功能寄存器的內(nèi)容。 P3 口： P3 口是帶內(nèi)部上拉的雙向 I/O 口 ， 向 P3 口寫入 1 時 P3 口被內(nèi)部上拉為高電平 ， 可用作輸入口 ， 當作為輸入腳時被外部拉低的 P3 口會因為內(nèi)部上拉而輸出電流 (見DC 電氣特性 )P3 口還具有以下特殊功能。 RXD() 串行輸入口 TXD() 串行輸出口 INT0() 外部中斷 0 INT1() 外部中 斷 1 T0() 定時器 0 外部輸入 T1() 定時器 1 外部輸入 WR() 外部數(shù)據(jù)存儲器寫信號 RD() 外部數(shù)據(jù)存儲器讀信號 ALE：地址鎖存使能 。 在訪問外部存儲器時輸出脈沖鎖存地址的低字節(jié) ， 在正常情況 ALE 輸出信號恒定為 1/6 振蕩頻 率并可用作外部時鐘或定時 ， 注意每次訪問外部數(shù)據(jù)時一個 ALE 脈沖將被忽略 ALE 可以通過置位 SFR 的 auxlilary0 禁止置位后 ALE 只能在執(zhí)行 MOVX 指令時被激活。 PSEN：程序存儲使能 。 當執(zhí)行外部程序存儲器代碼時 ， PSEN 每個機器周期被激活兩次 ， 在訪問外部數(shù)據(jù)存儲器時 PSEN 無效訪問內(nèi)部程序存儲器時 PSEN 無效。 EA：當此腳為低電平時，對 ROM 的操作限定在外部程序存儲器，而它為高電平時，則對 ROM 的讀操作是從內(nèi)部程序存儲器開始，并可延續(xù)至外部程序存儲器。 XTAL1：晶體 1 反相振蕩放大器輸入和內(nèi)部時鐘 發(fā)生電路輸入。 XTAL2：晶體 2 反相振蕩放大器輸出 【 1】 。 復位電路的設計 復位是單片機的初始化操作，其主要功能是把 PC 初始化為 0000H，使單片機從0000H 單元開始執(zhí)行程序。除了進入系統(tǒng)的正常初始化之外，當由于程序運行出錯或操作錯誤使系統(tǒng)處于死鎖狀態(tài)時，為了擺脫困境，也需要按復位鍵以重新啟動。 在振蕩器工作時將 RST 腳保持至 少兩個機器周期高電平 ， 12 時鐘模式為 24 個振蕩器周期 ， 6 時鐘模式為 12 振蕩器周期 ， 可實現(xiàn)復位 。 為 了保證上電復位的可靠 RST 保持高電平的時間至少為振蕩器啟動時間通常為幾個 毫秒再加上兩個機器周期復位后振蕩器以 12 時鐘模式運行當已通過并行編程器設置為 6 時鐘模式時除外。 單片機在 RESET 為高電平控制下，程序計數(shù)器（ PC）和特殊功能寄存器的復位如表 2－ 1 所示。單片機的復位并不影響芯片內(nèi)部 RAM 狀態(tài)，只要 RESET 引腳保持高電平，單片機將循 環(huán)復位。在復位有效期間內(nèi)， ALE﹑ PSEN 將輸出高電平 【 1】 。 基于單片機的電子音樂門鈴的設計 6 表 21 復位后寄存器狀態(tài) 寄存器 復位狀態(tài) 寄存器 復位狀態(tài) PC 0000H TMOD 00H ACC 00H TCON 00H B 00H TL0 00H PSW 00H TH0 00H SP 07H TL1 00H DPTR 0000H TH1 00H P0—P3 0FFH SCON 00H IP 000000B SBUF 不定 IE 0000000 PCON 00000 本次設計 復位電路，如圖 22 所示。 2 0 μ F1 0 k ΩR E S E TV C CR E S 圖 22 復位電路 時鐘電路的設計 時鐘電路產(chǎn)生與單片機工作所需要的時鐘信號，單片機本身就是一個復雜的同步時序電路，為了保證同步工作方式的實現(xiàn)，電路應在唯一的時鐘 信號控制下嚴格的按時序進行工作。而時序所研究的則是指令執(zhí)行中各信號之間的相互時間的關系。 在 51 芯片內(nèi)部有一個高增益反向放大器，其輸入端為芯片引腳 XTAL1，輸出端引腳為 XTAL2，在芯片的外部通過這兩個腳跨接晶體振蕩器和微調(diào)電容，形成反饋電路，就構成一個穩(wěn)定的自激振蕩器 [6]。如 圖 23 所示 ： 3 0 p F3 0 p F1 2 M H ZX T A L 1X T A L 2 圖 23 時鐘電路的設計 內(nèi)部程序存 振蕩晶體可在 ~12MHz 之間選擇，電容值無嚴格要求，但在電容值取值對振蕩頻率輸出的穩(wěn)定性、大小、振蕩電路起 振速度有少許影響， CX CX2XX 大學 畢業(yè)設計（論文） 7 可在 20pF~100pF 之間取值，但在 60pF~70pF 時振蕩器有較高的頻率穩(wěn)定性。本設計選取晶振為 12MHz，電容為 30pH【 2】 。 存儲器的分配 AT89C51 的內(nèi)部共有 256 個數(shù)據(jù)存儲器單元，通常把著 256 個單元按其功能劃分為兩部分：低 128 單元和高 128 單元。 其中內(nèi)部數(shù)據(jù)存儲器的分配情況如圖 24 所示： 特 殊 功 能寄 存 器數(shù) 據(jù)緩 沖 區(qū)位 尋 址 區(qū)1 2 8 位工 作 寄 存 器 區(qū)4 組 R 0 R 7F F H8 0 H 7 F H3 0 H2 F H2 0 H1 F H1 0 H 圖 24 內(nèi)部數(shù)據(jù)存儲器 基于單片機的電子音樂門鈴的設計 8 時鐘電路的設計 DS1302 芯片簡 介 在以單片機為核心構成的裝置中，經(jīng)常需要一個實時的時鐘和日歷，以便對一些實時發(fā)生事件記錄時給予時標，實時時鐘芯片便可起到這一作用，過去多用并行接口的時鐘芯片，如 MC146818， DS12887 等 。 它們已能完全滿足單片機系統(tǒng)對實時時鐘的要求，但是這些芯片與單片機接口復雜、占用地址，數(shù)據(jù)總線接線多、芯片體積大占用空間多 ，近年來串行接口的各種芯片在單片機系統(tǒng)中應用愈來愈多，串行接口的實時時鐘芯片也出現(xiàn)了不少， DS1302 是一個綜合性能較好且價格便宜的串行接口實時時鐘芯片。 DS1302 結(jié)構框圖與引腳 介紹 電 源 控 制實 時 時 鐘輸 入 移 位寄 存 器命 令 和控 制 邏 輯3 1 * 8R A M振 蕩 器和 分 頻 器/ R S TS C L KV C C 1V C C 2G N DI / OD A T A B U SADDRESS BUS 圖 25 DS1302結(jié)構框圖 1．結(jié)構框圖與引腳介紹 DS1302 原理框圖見圖 25 所示。 DS1302 是一種高性能、低功耗的實時時鐘芯片，附加有 31 字節(jié)靜態(tài) RAM，采用 SPI 三線接口與 CPU 進行同步通信，并可以采用突發(fā)方式，一次傳送多個字節(jié)的時鐘信號或 RAM 數(shù)據(jù)。實時時鐘可以提供秒、分、時、日、星期、月和年，一個月小于 31 日時可自動調(diào)整，包括閏年，有效至 2100 年?？梢圆捎?2h 或 24h 方式計時，采用雙電源供電，可設置備用電源充電方式，同 時提供了對后備電源進行涓流充電的能力。 7 個附加字節(jié)的暫存寄存器，包括移位寄存器、控制邏輯、振蕩器、實時時鐘和 RAM。芯片為 8 引腳小型 DIP 封裝，引腳排列如圖 26 所示 【 3】 。 XX 大學 畢業(yè)設計（論文） 9 12345678V C C 2X 1X 2G N DV C C 1S C L KIOR S T 圖 26 DS1302引腳排列 DS1302 具有一個可編程的涓流充電器，主電源和備份電源的雙電源引腳， 7 個附加字節(jié)的暫存寄存器，包括移位寄存器、控制邏輯、振蕩器、實時時鐘和 RAM。引腳描述如下： GND—— 電源地； VCC1—— 在單電源供電系統(tǒng)中的電源引腳，在雙電源系統(tǒng)中接 備份電源； VCC2—— 在雙電源供電系統(tǒng)中的主電源引腳， DS1302 由 VCC1 和 VCC2 兩者中較大者供電，當 VCC2 小于 VCC1 時， VCC1 給 VCC2 供電； SCLK—— 串行接口的同步時鐘； I/O—— 雙向數(shù)據(jù)線引腳； /RST—— 復位信號，在一個讀寫期間必須保持高電平； X1， X2—— 連接一個標準的 32768HZ 石英晶體。 DS1302 也可用外部振蕩器驅(qū)動，這時 X1 引腳連接外部振蕩器信號， X2 懸浮。 2． DS1302 功能： 命令字節(jié) —— 每次數(shù)據(jù)傳輸由命令字節(jié)開始， MSB(位 7)必須是邏輯 1，若該位是 0，則禁 止操作 DS1302，位 6 為 0 時選擇實時時鐘 /日歷數(shù)據(jù)，位 6 為 l 時選擇 RAM 數(shù)據(jù)，位 5~l 選擇操作的寄存器， LSB(位 0)選擇寫操作 (邏輯 0)或讀操作 (邏輯 l)。 復位和時鐘控制 —— 數(shù)據(jù)傳輸?shù)膯邮怯?RST 置為高電平開始的， RST 啟動控制邏輯，允許地址 /命令序列送入移位寄存器，一個時鐘周期是一個下降沿緊跟一個上升沿，數(shù)據(jù)輸入的時候，在時鐘上升沿數(shù)據(jù)必須有效；如果 RST 變低，所有數(shù)據(jù)傳送即被終止， I/0 引腳到一個高阻狀態(tài)。在電源上電過程中， RST 必須保持邏輯 0，直到 VCC 大于 ，在 RST 由 0 變 1 的過程中， SCLK 必須是邏輯 0。 數(shù)據(jù)輸入 —— 輸入命令字節(jié) 8 個時鐘周期之后，在下 8 個時鐘周期的上升沿輸人數(shù)據(jù)，若有額外的 SCLK 周期是不予理睬的，數(shù)據(jù)輸入開始位是位 0。 數(shù)據(jù)輸出 —— 輸入讀命令字節(jié) 8 個時鐘周期之后，在下 8 個時鐘周期的下降沿數(shù)據(jù)被送出，注意：第一個數(shù)據(jù)位被送出發(fā)生在寫命令字節(jié)最后一位的第一個下降沿，數(shù)據(jù)輸出開始位為位 0【 4】 。 3． DS1302 的寄存器 DS1302 共有 12 個寄存器，其中有 7 個寄存器與日歷、時鐘相關，存放的數(shù)據(jù)位為BCD 碼形式，其日歷、時間寄存器及其控制字如表 22 所列。 此外， DS1302 還有年份寄存器、控制寄存器、充電寄存器、時鐘突發(fā)寄存器及與RAM 相關的寄存器等。時鐘突發(fā)寄存器可一次性順序讀寫除充電寄存器外的所有寄存基于單片機的電子音樂門鈴的設計 10 器內(nèi)容。 DS1302 與 RAM 相關的寄存器分為兩類，一類是單個 RAM 單元，共 31 個，每個單元組態(tài)為一個 8 位的字節(jié)，其命令控制字為 COH~FDH，其中奇數(shù)為讀操作，偶數(shù)為寫操作 ； 另一類為突發(fā)方式下的 RAM 寄存器，此方式下可一次性讀寫所有的 RAM的 31 個字節(jié)，命令控制字為 FEH(寫 )、 FFH(讀 )。 表 22 DS1302 的日歷、時鐘寄存器及其控制字 寄存器名 命令字 取值范圍 各位內(nèi)容 寫操作 讀操作 7 6 5 4 3 2 1 0 秒寄存器 80H 81H 00~59 CH 10SEC SEC 分寄存器 82H 83H 00~59 0 10MIN MIN 時寄存器 84H 85H 01~12 或 00~23 12/24 0 10 HR HR 日寄存器 86H 87H 01~2 2 31 0 0 10DATE DATE 月寄存器 88H 89H 01~12 0 0 0 10M MONTH 周寄存器 8AH 8BH 01~07 0 0 0 0 0 DAY 年寄存器 8CH 8DH 00~99 10YEAR YEAR DS1302 與單片機的硬件電路的設計 DS1302 與單片機的連接僅需要 3 條線，即 SCLK、 I/O、 RST。 VCC2 在單電源與電池供電的系統(tǒng)中提供低