【文章內容簡介】 警戒液位的模式選擇和確認鍵。 圖 33 系統(tǒng)按鍵電路 3. 3 顯示單元硬件設計 在顯示單元上，使用了 74LS273帶公共時鐘復位八 位 觸發(fā)器與 74LS47共陽極BCD顯 示譯碼驅動芯片。兩個芯片的管腳圖如 圖 34： 圖 34 74LS273及 74LS47引腳圖 3. 4 存儲單元硬件設計 存儲模塊的硬件設計比較簡單，由于 AT89S52 單片機為數(shù)據(jù)線與低 8 位地址線復用，需要使用地址鎖存芯片 74LS373。上文中已敘述，使用 32KRAM 作為存儲芯片，因此選用與 51 系列兼容的 62256 隨機數(shù)據(jù)存儲器。 該模塊中使用的兩個 芯片管腳功如 圖 36： 在 62256 中， A0~A14 管腳為地址總線，共15 位，尋址范圍可達到 32kB； I/O0~I/O7 為 8位三態(tài)雙向數(shù)據(jù)接口； Vcc， Vss 為電源和地；CS 是片選接口，低電平有 效； OE/WE 分別是讀選通和寫選通數(shù)據(jù)輸入輸 入線，低電平有效。 圖 35 62256引腳圖 圖 36 存儲的單元電路 3. 5 時間單元硬件設計 DS1302 因其較小的體積，占用 I/O 口資源少等特點，是常用的時間芯片。此次設計采用 DIP8 封裝，管腳功能如圖 38： 圖 37 DS1302引腳圖 其中 Vcc1為后備電源， Vcc2為主電源。在主電源關閉的情況下，也能保持時鐘的連續(xù)運行。 DS1302由 Vcc1或 Vcc2兩者中電壓較大者供電。當 Vcc2大于 Vcc1＋ 時， Vcc2供電，當 Vcc2小于 Vcc1時， DS1302由 Vcc1供電。 X1和 X2是振蕩源接口，外接 。 RST是復位 /片選線，通過把 RST輸入驅動置高電平來啟動所有的數(shù)據(jù)傳輸。 RST輸入有兩種功能：首先 RST接通控制邏輯，允許地址 /命令序列送入移位 寄 存 存器；其次， RST提供終止單字節(jié)或多字節(jié)數(shù)據(jù) 的 傳送手段。當 RST為高電平時，所有的數(shù)據(jù)傳送被初始化，允許對 DS1302進行操作。如果傳送過程中 RST置為低電平，則會終止此次傳輸， I/O引腳變?yōu)楦咦钁B(tài)。上電運行時，在 Vcc≥ 之前， RST必須保持低電平。只有在 SCLK為低電平時，才能將 RST置為高電平。 I/O為串行數(shù)據(jù)輸入輸出端。 SCLK始終是輸入端，用來輸入串行時鐘信號。根據(jù) DS1302的特點，設計電路如圖 39： 圖 38 時間單元電路 在實際應用中，起控制、輸入輸出的三個端口上拉較弱，容因產(chǎn)生信號串擾，因此加上了上拉電阻與單片機 P1口相連，加強信號的穩(wěn)定性；為了保證時鐘的可靠性，在 Vcc1上使用了 CR2032紐扣電池作為備用電源，輸出電壓為 3V，從而保證了系統(tǒng)掉電狀態(tài)下，時鐘能夠繼續(xù)保持運行。 3. 6 A/D 轉換單元硬件設計 A/D轉換模塊是系統(tǒng)中較為重要的一部分，由于涉及到模擬部分， A/D轉換器的結構較為復雜。 根據(jù)以上參數(shù)分析，設計電路如 圖 311： 圖 39 ADC0804引腳圖 V c c 20C L K R19D B 018D B 117D B 216D B 315D B 414D B 612D B 513D B 711CS1RD2WR3C L K I N4I N T R5V i n ( + )6V i n ( )7A G N D8V r e f9D G N D10A D C 0 8 0 4U9A D C 0 8 0 4R410kR61kR71kV C CR510kC4150pFA D _ W RA D _ R DV C CAD0AD1AD2AD3AD4AD5AD6AD712J P 2JPR810kV C CS2S W S P D T 圖 310 A/D轉換單元電路圖 3. 7 通信單元硬件設計 MAX485僅有 8個管腳，電路設計比較簡單。 RO 引腳接到單片機串口接收引腳 RXD（ ） ， DI 引腳接到單片機串口發(fā)送引腳 TXD（ ） 。由于 MAX485 為半雙工通信方式，不能同時發(fā)送和接收數(shù)據(jù)，只能通過控制 RE 和 DE 引腳的狀態(tài)來進行發(fā)送數(shù)據(jù)和接收數(shù)據(jù)的轉換。為了節(jié)省單片機 I/O 口資源，將 RE 和 DE 引腳連在一起，輸入低電平時， MAX485 處于接收狀態(tài)；輸入高電平時，其處于發(fā)送數(shù)據(jù)狀態(tài)。定 義 RE 和 DE 連接在一起的網(wǎng)絡標號為 E，接入單片機 P1 口 ， 用于發(fā)送與接收的轉換。 A， B 端為發(fā)送接收差分信號端，一般需在 A,B 端之間加匹配電阻，匹配電阻為 120Ω。 硬件電路如圖 313： 圖 311 MAX485引腳圖 圖 312 串行通信模塊電路圖 3. 8 其他外圍電路的設計 繼電器電路設計。 由于使用單片機 I/O口的驅動電流較弱，不滿足繼電器吸合電流參數(shù)的要求，所以需使用三極管驅動繼電器吸合。設計電路如圖 314。 為了防止電源尖峰脈沖引發(fā)的噪聲干擾以及高頻信號線間的耦合干擾，在電源入口處及芯片頂端或底端，接入去耦電容，以增強系統(tǒng)的穩(wěn)定性。 電源 指示燈設計如圖 315。 圖 313 繼電器部分電路圖 314 電源指示燈電路圖 4 軟件程序設計 系統(tǒng)主程序流程圖 系統(tǒng)主程序的功能主要是完成對單片機的初始化，設置警戒液位的上下限，實時顯示液位值以及鍵盤掃描等工作。主程序流程圖如圖 41所示 。 圖 4— 1 主程序流程圖 顯示與 A/D轉換的數(shù)據(jù)處理 系統(tǒng)中，顯示輸出的要求為壓縮 BCD碼，而 A/D轉換輸入的數(shù)據(jù)是 8位 16進制碼，因此在實現(xiàn)顯示之前需要編碼的轉換。對 8位 A/D轉換器而言，其十六進制、相對滿偏電壓比率、相對電壓幅值的關系對應如表 42： 開始 CPU 初始化 參數(shù)設定 是否有按鍵 采樣子程序 顯示實時液位 數(shù)據(jù)處理子程序 控制電機啟停 按鍵處理 是 否 十六進制 二進制 滿刻度比率 相對電壓幅值 Vref= 高四位 低四位 高四位電壓 低四位電壓 F 1111 15/16 15/256 E 1110 14/16 14/256 D 1101 13/16 13/256 C 1100 12/16 12/256 B 1011 11/16 11/256 A 1010 10/16 10/256 9 1001 9/16 9/256 0 1000 8/16 8/256 7 0111 7/16 7/256 6 0110 6/16 6/256 5 0101 5/16 5/256 4 0100 4/16 4/256 3 0011 3/16 3/256 2 0010 2/16 2/256 1 0001 1/16 1/256 0 0000 0/16 0/256 表 42 A/D轉換幅值數(shù)據(jù)關系對照表 顯示轉換部分程序簡略如下： uchar dis_transform(uchar num) { uchar ac, quotient, play, mid 。 ac = num%5。 quotient = (numac)/5。 if(ac2) quotient++。 ac=quotient%10。 mid=(quotientac)/10。 play=ac+mid*16。 return play。 } 系統(tǒng)主程序 ORG 0000H AJMP MAIN ORG 0060H MAIN: MOV P1, FFH 。 P1 P3 口初始化置 1 MOV P3， FFH JNB ， AVT ； 若手動在自動位置，跳到自動模式程序 AJMP MEN ； 否則轉到手動模式子程序 END AUT： NOP（空命令） JNB , LG 。 水位高 — LG JB LD ， ； 水位沒低 LD CLR ； 水位低報警 JB , LDD ； 水位未低低 LDD CLR ； 水位低低報警 JNB , Y1 ； M1已啟動 — Y1 CLR ； 否則啟動 M1 Y1:JNB ,Y2 ； M2已啟動 Y2 CLR ； 否則啟動 M2 Y2:ACALL DELAY ； 延時 1分鐘 AJMP AUT ； 返回自動模式 LDD: JNB