【文章內容簡介】 應由程序置 1。 P2 口 ——8 位、準雙向 I/O 口。當使用片外存儲器（ ROM 及 RAM）時，輸出高 8 位地址。在編程 /校驗期間，接收高位字節(jié)地址。 P2 口可以驅動 4 個LSTTL 負載。 P3 口 ——8 位、準雙向 I/O 口，具有內部上拉電路。 P3 口提供各種替代功能。在提供這些功能時，其輸出鎖存器應由程序置 1。 P3 口可以輸入 /輸出4 個 LSTTL 負載。 第 2章 設計理論基礎 10 3． 串行口 ——RXD（串行輸入口），輸入。 ——TXD（串行輸出口），輸 出。 4． 中斷 ——INT0 外部中斷 0，輸入。 ——INT1外部中斷 1，輸入。 5． 定時器 /計數(shù)器 ——T0 定時器 /計數(shù)器 0 的外部輸入，輸入。 ——T1 定時器 /計數(shù)器 1 的外部輸入，輸入。 6． 數(shù)據存儲器選通 ——WR 低電平有效，輸出，片外存儲器寫選通。 ——RD 低電平有效，輸出，片外存儲器讀選通。 7． 控制線 (共 4 根 ) 輸入： RST——復位輸入。當振蕩器復位器件時，要保持 RST 腳兩個機器周期的高電平時間。 EA/Vpp——片外程序存儲器訪問允許信號，低電平 有效。在編程時，其上施加 21V 的編程電壓。 注意：在加密方式 1 時， EA 將內部鎖定為 RESET；當 EA 端保持高電平時，此間內部程序存儲器。在 FLASH 編程期間，此引腳也用于施加 12V 編程電源（ VPP）。 輸入、輸出： ALE/PROG——地址鎖存允許信號，輸出。 ALE 以 1/6 的振蕩頻率穩(wěn)定速率輸出，可用作對外輸出的時鐘或用于定時。在 EPROM 編程期間，作輸入， 輸入編程脈沖（ PROG）。 ALE 可以驅動 8 個 LSTTL 負載。 當訪問外部存儲器時，地址鎖存允許的輸出電平用于鎖存地址的低 位字節(jié)。在 FLASH 編程期間，此 引腳用于輸入編程脈沖。在平時， ALE 端以不變的頻率周期輸出正脈沖信號，此頻率為振蕩器頻率的 1/6。因此它可用作對外部輸出的脈沖或用于定時目的。 第 2章 設計理論基礎 11 注意：每當用作外部數(shù)據存儲器時，將跳過一個 ALE 脈沖。如想禁止ALE 的輸出可在 SFR8EH 地址上置 0。此時， ALE 只有在執(zhí)行 MOVX， MOVC指令是 ALE 才起作用。另外，該引腳被略微拉高。如果微處理器在外部執(zhí)行狀態(tài) ALE 禁止，置位無效。 輸出： PSEN——片外程序存儲器選通信號，低電平有效。在從片外程序存儲器取址期間，在每個機器周期中，當 PSEN 有效時，程序存 儲器的內容被送上P0 口（數(shù)據總線）。 PSEN 可以驅動 8 個 LSTTL 負載。 AT89C51 系列單片機的功能單元 1． 并行 I/O 接口： 單片機芯片內有一項主要功能就是并行 I/O 口。 51 系列共有 4 個 8 位的并行 I/O 口，分別記作 P0、 P P P3 每個口都包含一個鎖存器， 一個輸出驅動器和輸入緩沖器。實際上，它們已被歸入專用寄存器之列，并且具有字節(jié)尋址和位尋址功能。在訪問片外擴展存儲器時，低八位地址和數(shù)據由 P0 口分時傳送，高八位地址由 P2 口傳送。 2． 定時器 /計數(shù)器 定時器 /計數(shù)器（ timer/counter）是單片機中的重要部件，其工作方式靈活、編程簡單，使用它對減輕 CPU 的負擔和簡化外圍電路都大有好處。 C51 系列包含有兩個 16 位的可編程定時器 /計數(shù)器分別稱為定時器 /計數(shù)器 T0 和定時器 /計數(shù)器 T1；在 C51 部分產品中，還包含有一個用做看門狗的8 位定時器。定時器 /計數(shù)器的核心是一個加 1 計數(shù)引腳上施加器，其基本功能是加 1 功能。在單片機的 定時器 T0 或 T1 中，有一個定時器發(fā)生由 0 到 1的跳變 時 ，計數(shù)器增 1，即為計數(shù)功能；在單片機內部對機器周期或其分頻進行計數(shù)，從而得到定時，這就是定時功能。在單片機中，定時功能和 計數(shù)功能的設定和控制都是通過軟件來進行的。 定時器 /計數(shù)器內部結構及其原理：由定時器 0、定時器 定時器方式寄存器 TMOD 和定時器控制寄存器 TCON 組成。當定時器 /計數(shù)器設置為定 第 2章 設計理論基礎 12 時工作方式時，計數(shù)器對內部機器周期計數(shù)，每過一個機器周期，計數(shù)器加 1，直至計滿溢出。定時器的定時時間與系統(tǒng)的振蕩頻率緊密相關，因為 C51 系列單片機的一個機器周期由 12 個振蕩脈沖組成，所以，計數(shù)頻率 fc=fosc/12。如果單片機系統(tǒng)采用 12MHz 晶振，則計數(shù)周期為 : sT ?112/1*10*12 16 ?? (21) 這是最短的定時周期，適當選擇定時器的初值可獲取各種定時時間。 當定時器 /計數(shù)器設置為計數(shù)工作方式時，計數(shù)器對來自輸入引腳 T0（ ）和 T1（ ）的外部信號計數(shù)，外部脈沖的下降沿將觸發(fā)計數(shù)。在每個機器周期的 S5P2 期間采樣引腳輸入電平，若前一個機器周期采樣值為 1，后一個機器周期采樣值為 0，則計數(shù)器加 1。新的計數(shù)值是在檢測到輸入引腳電平發(fā)生 1 到 0 的負跳變后，于下一個機器周期的 S3P1 期間裝入計數(shù)器中的，可見，檢測一個由 1 到 0 的負跳變需要兩個機 器周期，所以 最高檢測頻率為振蕩頻率的 1/24。計數(shù)器對外部輸入信號的占空比沒有特別的限制，但必須保證輸入信號的高電平與低電平的持續(xù)時間在一個機器周期以上。 3． 振蕩器 XTAL1 和 XTAL2 分別為反向放大器的輸入和輸出。該反向放大器可以配置為片內振蕩器。石晶振蕩和陶瓷振蕩均可采用。如采用外部時鐘源驅動器件， XTAL2 應不接。 當 輸入至內部時鐘信號 時 要通過一個二分頻觸發(fā)器，而 對外部時鐘信號的脈寬無任何要求，但必須保證脈沖的高低電平要求的寬度。 4． 芯片擦除 整個 PEROM 陣列和三個鎖定位的電擦除 可通過正確的控制信號組合，并保持 ALE 管腳處于低電平 10ms 來完成。在芯片擦 除 操作中，代碼陣列全被寫 “1”且在任何非空存儲字節(jié)被重復編程以前，該操作必須被執(zhí)行。AT89C51 設有穩(wěn)態(tài)邏輯，可以在低到零頻率的條件下靜態(tài)邏輯，支持兩種軟件可選的掉電模式。在閑置模式下， CPU 停止工作。但 RAM、定時器、計數(shù)器、 串口和中斷系統(tǒng)仍在工作。在掉電模式下，保存 RAM 的內容并且凍結振蕩器，禁止所用其他芯片功能，直到下一個硬件復位為止。 5． 中斷系統(tǒng) 第 2章 設計理論基礎 13 中斷系統(tǒng)是單片機的重要組成部分。實時控制、故障自動處理、單片機與外圍設備 間的數(shù)據傳送往往采用中斷系統(tǒng)。中斷系統(tǒng)大大提高了系統(tǒng)的效率。 C51 系統(tǒng)有關中斷的寄存器有 4 個，分別為中斷源寄存器 TCON 和SCON、中斷允許控制寄存器 IE 和中斷優(yōu)先級控制寄存器 IP；中斷源有 5 個，分別為外部中斷 0 請求 INT0、外部中斷 1 請求 INT定時器 0 溢出中斷請求 TF0、定時器 1 溢出中斷請求 TF1 和串行中斷請求 R1 或 T1。 5 個中斷源的排列順序由中斷優(yōu)先級控制寄存器 IP 和順序查詢邏輯電路共同決定， 5 個中斷源分別對應 5 個固定的中斷入口地址。中斷的特點 是 分時操作 ，實時處理和 故障處理。 簡單介紹一下 本次設計所需的單片機芯片 AT89C51 的中斷系統(tǒng)中 要用到的 中斷類型 。 （ 1） 外部中斷源 AT89C51有 INT0 和 INT1兩條外部中斷請求輸入線 ,用于輸入兩個外部中斷源的中斷請求信號 ,并允許外部中斷源以低電平或負邊沿兩種中斷觸發(fā)方式來輸入中斷請求信號。 AT89C51 究竟工作于哪種中斷觸發(fā)方式 ,可由用戶對定時器控制寄存器 TCON 中 IT0 和 IT1 位狀態(tài)的設定來選取。 AT89C51 在每個機器周期的 S5P2 時對 INT0、線上中斷請求信號進行一次檢測 ,檢測方式和中斷觸發(fā)方式的選取有關 。 若 AT89C51 設定為電平觸發(fā) 方式 (IT0=0 或 IT1=0),則 CPU 檢測到 INT0、 INT1 上低電平時就可認定其上中斷請求有效 。若設定為邊沿觸發(fā)方式 (IT0=1 或 IT1=1),則 CPU 需要兩次檢測 INT0、 INT1 線上電平方能確定其上中斷請求是否有效 ,即前一次檢測為高電平和后一次檢測為低電平時中斷請求才有效 。 （ 2） 定時器溢出中斷源 定時器溢出中斷由 AT89C51 內部定時器 分的 中斷源產生 ,故它們屬于內部中斷。 AT89C51 內部有兩個 16 位定時器 /計數(shù)器 ,受內部定時脈沖 (主脈沖經12 分頻后 )或 T0/T1 引腳上輸入的外部定時脈沖計數(shù) 。 定 時器 T0/T1 在定時脈沖作用下從全 “1”變成全 “0”時可以自動向 CPU提出溢出中斷請求 ,以表明定時器 T0 或 T1 的定時時間已到。 第 2章 設計理論基礎 14 （ 3） 串行口中斷源 串行口中斷由 AT89C51 內部串行口 的 中斷源產生 ,也是一種內部中斷 。 串行口中斷分為串行口發(fā)送中斷和串行口接收中斷兩種。在串行口進行發(fā)送 /接收數(shù)據時 ,每當串行口發(fā)送 /接收完一組串行數(shù)據時串行口電路自動使串行口控制寄存器 SCON 中的 RI 或 TI 中斷標志位置位，并自動向 CPU 發(fā)出串行口中斷請求 ,CPU 響應串行口中斷后便立即轉入串行口中斷服務程序執(zhí)行 。 因此 ,只要在串行 口中斷服務程序中安排一段對 SCON 中 RI 和 TI 中斷標志位狀態(tài)的判斷程序 ,便可區(qū)分串行口發(fā)生了接收中斷請求還是發(fā)送中斷請求。 （ 4） 中斷標志 AT89C51 在 S5P2 時檢測 (或接收 )外部 (內部 )中斷源發(fā)來的中斷請求信號后先使相應中斷標志位置位 ,然后便在下個機器周期檢測這些中斷標志位狀態(tài) ,以決定是否響應該中斷。 ADC0809 模數(shù)轉換器 ADC0809 是位 A/D 轉換芯片，它是采用逐次逼近的方法完成 A/D 轉換的。 ADC0809 由單 +5V 電源供電；片內帶有鎖存功能的 8 路模擬多路開關，可對 8 路 0～ 5V 的輸入 模擬電壓分時進行轉換，完成一次轉換約需 100181。S；片內具有多路開關的地址譯碼器和鎖存器、高阻抗斬波器、穩(wěn)定的比較器，256 電阻 T 型網絡和樹狀電子開關以及逐次逼近寄存器。 ADC0809 是引腳雙列直插式封裝，引腳 及其功能（ 圖 22） ： 1． D7～ D0： 8 位數(shù)字量輸出引腳 。 2． IN0～ IN7： 8 路模擬量輸入引腳 。 3． VCC： +5V 工作電壓 。 4． GND：接地 。 5． REF（ +）：參考電壓正端 。 6． REF（ ）：參考電壓負端 。 7． START： A/D 轉換啟動信號輸入端 。 8． A、 B、 C：地址輸入端 。 第 2章 設計理論基礎 15 9． ALE：地址鎖存允許信號輸入端 。 10． EOC：轉換結束信號輸出引腳，開始轉換時為低電平，當轉換結束時為高電平 。 11． OE： 輸出允許控制端，用以打開三態(tài)數(shù)據輸出鎖存器 。 12． CLK：時鐘信號輸入端，譯碼后可選通 IN0～ IN7 八個通道中的一個進行轉換。 表 21 A、 B、 C 的輸入與被選通道的通道關系 被選中的通道 C B A IN0 IN1 IN2 IN3 IN4 IN5 IN6 IN7 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 圖 22 ADC0809 的管腳圖 第 2章 設計理論基礎 16 運算放大器 LM324 本次設計所用的運算放大器是 LM324，而 LM324 的系列器件為價格便宜的帶有真差動輸入的四運算放大器。與單電源應用場合的標準運算放大器相比，它們有一些顯著優(yōu)點。該四放大器可以工作在低到 3 伏或者高到 32 伏的電源下，靜態(tài)電流為 MC1741 的靜態(tài)電流的五分之一。共模輸入范圍包括負電源，因而消除了在許多應用場合中采用外部偏置元件的必要性。 它 的性能特點是 短跑保護輸出 、真差動輸入級、底偏置電流為最大 100mA、每封裝含四個運算放大器、具有內 部補償?shù)墓δ?、共模范圍擴展到負電源、行業(yè)標準的引腳排列、輸入端具有靜電保護功能。 運算放大器 LM324 的引腳圖如圖 23： 圖 23 運算放大器 LM324 的引腳圖 由于本次設計中采集電路所采集到的信號值與我們所預期的結果有時會有很大的差距，因此信號值要被真實地反映出來，須采用放大電路進一步處理。 按比例將信號放大的電路，稱為比例運算放大電路，簡稱比例電路。對于比例電路，在實際應用中可分為以下幾種，下面也做一些簡單的介紹。 1． 反相比例放大器 如圖 24 所示，集成運放的同相輸入端通過電阻 R 接地，電阻 lR 與信號源串聯(lián)，另一端接到運放的反相輸入端，運放的輸出端與反相輸入端之