【文章內(nèi)容簡(jiǎn)介】 第三章 AD9850 簡(jiǎn)介 AD9850 功能概述 AD9850 是高穩(wěn)定度的直接數(shù)字頻率合成器件，內(nèi)部包含有輸入寄存器、數(shù)據(jù)寄存器、數(shù)字合成器（ DDS）、 10位高速 D/A 轉(zhuǎn)換器和高速比較器。 AD9850 高速的直接數(shù)字合成器（ DDS）核心根據(jù)設(shè)定的 32 位頻率控制字和 5 位相移控制字，可產(chǎn)生 到 的正弦波信號(hào)和標(biāo)準(zhǔn)的方波信號(hào)。該器件提供了并行和串行控制字輸入，可通過(guò)并行接口或串行接口實(shí)現(xiàn)控制字的定入，以改變其輸出頻率和相位。其主要特性如下： （ 1）單電源供電， +5V 或 +； （ 2）功耗低， 380mW(=5V)， 155mW()； （ 3）具有電源關(guān)斷功能； （ 4）工作溫度： 40℃ +85℃ 。 AD9850 的引腳功能 AD9850 是 28腳 SOP 表面封裝， 體積小，易用于便攜儀器。其 AD9850 排列如圖 1所示，功能如下： （ 1） D0D7，控制字并行輸入 端，其中 D7可作為串行輸入； 圖 31 AD9850引腳 圖 （ 2） DGND，數(shù)字地； （ 3） DVDD，為內(nèi)部數(shù)字電路提供電源； （ 4） WCLK，控制字裝入時(shí)鐘； （ 5） FQUD，頻率更新控制； （ 6） CLK，輸入時(shí)鐘； （ 7） AGND，模擬地； （ 8） AVDD，為內(nèi)部模擬電路提供電源，可與數(shù)字電源共用； （ 9） RSET， DAC 外接電阻； 13 （ 10） QOUT， QB，內(nèi)部比較器輸出端； （ 11） VINN， VINP，內(nèi)部比較器輸入端； （ 12） DACBL，內(nèi)部 DAC 外接參考電壓端，可空； （ 13） IB， IOUT， DAC輸出端； （ 14） RES，復(fù)位端。 AD9850 工作原理 .1 控制字格式及寫(xiě)入時(shí)序 AD9850 包含一個(gè) 40位輸入寄存器， 其中低 32 位為頻率控制字，高 5 位 為相位控制字，還有一位電源使能位 和兩位測(cè)試位。 AD9850 的控制字有并行和串行兩種 寫(xiě)入方式，時(shí)序如圖 52所示。并行裝入模式下， 圖 32 控制字裝入 時(shí)序 圖 WCLK 第一個(gè)時(shí)鐘上升沿到來(lái)時(shí)，裝入高 8 位控制字，依次下去，當(dāng)?shù)?5個(gè) WCLK時(shí)鐘到來(lái)時(shí)裝入低 8位控制字，這樣，連續(xù) 5個(gè) WCLK 時(shí)鐘即可將 40位控制字裝入輸入寄存器。第 5個(gè) WCLK 時(shí)鐘 后， WCLK 時(shí)鐘將不再起作用，直到 FQUD 時(shí)鐘上升沿以來(lái)或重新復(fù)位。 FQUD時(shí)鐘上升沿將 40位控制字寫(xiě)入數(shù)據(jù)寄存器， AD9850輸出新的頻率波。對(duì)于串行模式，每一個(gè) WCLK 時(shí)鐘上升沿，由控制字輸入口的第 8 位（管腳 25）移入 1位控制位（低位先移入）， 40 個(gè) WCLK 時(shí)鐘后， FQUD脈沖的上升沿更新輸出頻率。值得注意的是兩位測(cè)試位僅是為了生產(chǎn)測(cè)試用，必須是 00。 .2 頻率輸出原理 AD9850 的直接數(shù)字合成技術(shù)是基于數(shù)字分頻原理實(shí)現(xiàn)頻率合成的。器件內(nèi)部有一個(gè)增量可調(diào)的累加器，每接收到一個(gè)輸入脈沖，累加器 就增加所設(shè)定的增量（由寫(xiě)入的 32 位頻率控制字決定），當(dāng)累加器溢出時(shí)，就輸出一臨界值， AD9850用一種算法邏輯把累加器輸出值轉(zhuǎn)換為接近正弦的量化值，這種算法邏輯實(shí)際上就是由高度集成化的存儲(chǔ)器查表技術(shù)和數(shù)字信號(hào)處理（ DSP）技術(shù)來(lái)完成的。隨后 AD9850 將量化值送內(nèi)部的 D/A 轉(zhuǎn)換器輸出正弦波形，若再輔以外部電路（低通濾波）送內(nèi)部比較器，即可輸出標(biāo)準(zhǔn)的方波信號(hào)。其輸出頻率 ?out 由輸入?yún)⒖紩r(shí)鐘和 32位頻率控制字決定，即outf=WD*CLK/ 322 ，其中 WD 是 32位頻率控制字， CLK 為輸入時(shí)鐘。 由于 AD9850 是由 10 位 D/A轉(zhuǎn)換器輸出正弦波信號(hào)，因此其輸出頻率最大值 14 不能超過(guò)參考輸入頻率的 1/2。當(dāng)作為時(shí)鐘源時(shí)，考慮到衰減問(wèn)題，其輸出頻率的最佳值限制在參考輸入頻率的 33%以下。器件內(nèi)部設(shè)有最小時(shí)鐘門(mén)限，當(dāng)輸入頻率低于 1MHz 時(shí)，芯片將自動(dòng)實(shí)現(xiàn)電源判斷。 AD9850 應(yīng)用與設(shè)計(jì) AD9850 主要應(yīng)用于頻率合成以及數(shù)字通信領(lǐng)域，但由于其具有分頻特性且易于控制，這里，我們把它應(yīng)用 于信號(hào)發(fā)生器 。 .1 AD9850 的應(yīng)用 由于 AD9851 是貼片式的體積非常小，引腳排列比較密，焊接時(shí)必須小心，還要防靜電，焊接不好就很容易把芯片給燒壞。還有在使用中數(shù)據(jù)線、電源等接反或接錯(cuò)都很容易損壞芯片。所以在 AD9851 外圍采用了電源、輸入、輸出、數(shù)據(jù)線的保護(hù)電路。為了不受外界干擾，還應(yīng)添加了濾波電路，顯得整個(gè)電路完美。 .2 AD9850 的硬件設(shè)計(jì) 采用 AT89C51 作為 CPU 與 AD9850 并行接口方式對(duì)時(shí)鐘頻率進(jìn)行分頻控制，其中先用一片鎖存器來(lái)鎖存控制字，用 、 模擬控制字寫(xiě)入時(shí)鐘來(lái)控制數(shù)據(jù)的定入?？刂谱謱?xiě)入后， AD9850 即由內(nèi)部 D/A 轉(zhuǎn)換器輸出正弦波 。 電路設(shè)計(jì)時(shí)，對(duì)時(shí)鐘信號(hào)的質(zhì)量要求比較高，即時(shí)鐘信號(hào)的上升沿和下降沿應(yīng)無(wú)大的尖峰和凹坑，時(shí)鐘信號(hào)必須用地線屏蔽。另外，給 AD9850的時(shí)鐘信號(hào)不能低于 1 MHz，低于這個(gè)數(shù)值時(shí)，芯片將自動(dòng)進(jìn)入休眠狀態(tài)；當(dāng)高于此頻率時(shí)，系統(tǒng)則恢復(fù)正常。最后還要考慮設(shè)計(jì)良好的去耦電路，去耦電容盡可能靠近器件，并注意良好接地，模擬地和數(shù)字地一定要分開(kāi)等。 第四章 DDS 信號(hào)源系統(tǒng)設(shè)計(jì) 方案論證與比較 正弦波生成方案 方案一：采用自激振蕩。 件為： 幅度平衡條件 AF=1 相位平衡條件 ?AF = ?A+? F = 2n? ， n 為整數(shù) 實(shí)質(zhì)上，只要電路中的反饋是正反饋，相位平衡條件就一定滿足，這是由電路結(jié)構(gòu)決定的，而幅度平衡條件則由電路參數(shù)決定，當(dāng)環(huán)路增益 AF＝ 1時(shí)，電路產(chǎn)生等幅振蕩； AF1 時(shí)電路產(chǎn)生減幅振蕩； AF1 時(shí)，電路產(chǎn)生增幅振蕩。 2．選頻特性 15 基本放大器A 正反饋網(wǎng)絡(luò) B 在振蕩電路中，當(dāng)放大電路或正反饋網(wǎng)絡(luò)具有選頻特性時(shí)，電路才能輸出所需頻率 f0 的正弦信號(hào)。也就是說(shuō)，在電路的選頻特性作用下，只有頻率為 f0的正弦信號(hào)才 能滿足振蕩條件。 3．穩(wěn)幅措施 如果振蕩電路滿足起振條件，在接通直流電源后，它的輸出信號(hào)將隨時(shí)間的推移逐漸增大。當(dāng)輸出信號(hào)幅值達(dá)到一定程度后，放大環(huán)節(jié)的非線性器件接近甚至進(jìn)入飽和或截止區(qū)，這時(shí)放大電路的增益 A 將會(huì)逐漸下降，直到滿足幅度平衡條件 AF ＝ 1，輸出信號(hào)將不會(huì)再增大，從而形成等幅振蕩。這就是利用放大電路中的非線性器件穩(wěn)幅的原理。由于放大電路進(jìn)入非線性區(qū)后，信號(hào)幅度才能穩(wěn)定，所以輸出信號(hào)必然會(huì)產(chǎn)生非線性失真 (削波 )。為了改善輸出信號(hào)的非線性失真，常常在放大電路中設(shè)置非線性負(fù)反饋網(wǎng)絡(luò) (如 ，熱敏電阻、半導(dǎo)體二極管、鎢絲燈泡等 )，使放大電路未進(jìn)入非線性區(qū)時(shí)，電路滿足幅度平衡條件(AF=1)，維持等幅振蕩輸出。這是一種比較好的穩(wěn)幅措施。 由基本放大器 A和正反饋網(wǎng)絡(luò) F組成的閉合正反饋環(huán)路，如圖 41 所示。由閉合環(huán)路組成的自激振蕩器，其振蕩產(chǎn)生的起始信號(hào)來(lái)自于電路中的各種起伏和外來(lái)擾動(dòng)這些電信號(hào)中含豐富的頻率成分，經(jīng)選頻網(wǎng)絡(luò)選出某頻率的信號(hào)輸送至放大器 A 放大后，經(jīng) F網(wǎng)絡(luò)反饋后再放大，??，反復(fù)循環(huán)直至電路的輸出由小至大。最后建立和形成穩(wěn)定的波形輸出。但此電路易受外界的干擾，波形不易于穩(wěn)定，而且難以達(dá) 到題目中所要求的波形頻率，操作麻煩。 圖 41 閉合正反饋環(huán)路圖 方案二：采用單片機(jī)最小系統(tǒng)與 AD9850 并行接口方式對(duì)時(shí)鐘頻率進(jìn)行分頻控制，再連接鎖相環(huán)，是輸出波形的頻率更加穩(wěn)定。如圖 42 所示， AD9850 內(nèi)含可編程 DDS 系統(tǒng)和高速比較器，能實(shí)現(xiàn)全數(shù)字編程控制的頻率合成。 AD9850是以高速的直接數(shù)字合成器（ DDS）為核心根據(jù)設(shè)定的 32 位頻率控制字和 5 位相移控制字，可產(chǎn)生 到 的正弦波信號(hào)和標(biāo)準(zhǔn)的方波信號(hào)，而且DDS 芯片轉(zhuǎn)換速度快、性能價(jià)格比高、體積小、輸出波形穩(wěn)定度，精度 高、分辨 16 率高，而且輸出波形的頻率、相位可控，能達(dá)到題目預(yù)期的效果，操作方便，易于實(shí)現(xiàn)。 經(jīng)比較，在本設(shè)計(jì)中采用方案二。 圖 42 正弦波輸出框圖 輸出電壓幅度控制方案 方案一：采用多級(jí)放大電路。由兩個(gè)晶體管構(gòu)成共射 —— 共集放大電路如圖43，第一級(jí)起到電壓放大作用，達(dá)到正弦信號(hào)峰 峰值輸出，第二級(jí)為跟隨器，主要為了能夠帶 50 歐的負(fù)載，使其負(fù)載上的正弦信號(hào)的輸出電壓的峰 峰值達(dá)到題目的要求。此電路只是在調(diào)試選定具體參數(shù)中比較麻煩，但工作比較穩(wěn)定，比較易于實(shí)現(xiàn)。 圖 43 共 射 共基放大電路的交流通路 方案二：采用可變?cè)鲆娣糯笃鳌Ｔ鲆娣糯笃髦苯优c AD9850 相接 ,用來(lái)實(shí)現(xiàn)電壓的放大并且控制波形的失真，精確度高，且較穩(wěn)定，實(shí)現(xiàn)簡(jiǎn)單。可以采用AD603,它正是這樣一種具有程控增益調(diào)整功能的芯片。它是美國(guó) ADI 公司的專利產(chǎn)品，是一個(gè)低噪、 90MHz 帶寬增益可調(diào)的集成運(yùn)放，如增益用分貝表示，則增益與控制電壓成線性關(guān)系，壓擺率為 275V/μ s。管腳間的連接方式?jīng)Q定了可編程的增益范圍，增益在 11～ +30dB 時(shí)的帶寬為 90Mhz，增益在 +9～ +41dB 時(shí)具有9MHz 帶寬，改變管腳間的連接電 阻，可使增益處在所需 范圍內(nèi) 。 本設(shè)計(jì)采用方案二。 模擬幅度調(diào)制 方案一：采用 DDS 芯片與 0832 分別產(chǎn)生正弦波，再經(jīng)乘法器進(jìn)行波形幅度調(diào)制，如圖 44所示。 DDS 產(chǎn)生調(diào)制正弦波信號(hào)，范圍在 1兆赫茲到 10 兆赫茲。單片機(jī) AD9850 正弦波 鎖相環(huán) 穩(wěn)定正弦波 17 單片機(jī) 0832 正 弦波 模擬乘法器 正弦波 DDS 調(diào)制信號(hào) 0832 產(chǎn)生正弦波載波，頻率為 1kHz。單片機(jī)可以控制調(diào)制信號(hào)的步進(jìn)量，但由于在本設(shè)計(jì)中所采用的 51 單片機(jī)不具備達(dá)到設(shè)計(jì) 中所需正弦波載波的頻率，因而此方案不能采用。 圖 44 利用 0832模擬幅度調(diào)制框圖 方案二：采用兩片 DDS 芯片分別產(chǎn)生正弦波調(diào)制信號(hào)與載波信號(hào)，如圖45 所示 。產(chǎn)生的信號(hào)再由模擬乘法器進(jìn)行調(diào)幅 ，用數(shù)字電位器來(lái)控制調(diào)制信號(hào)的步進(jìn)量，此方案產(chǎn)生的波形穩(wěn)定，且易于實(shí)現(xiàn)，能夠基本實(shí)現(xiàn)設(shè)計(jì) 中的要求。 錯(cuò)誤 !未指定書(shū)簽。 圖 45利用 9850模擬幅度調(diào)制框圖 數(shù)字 PSK/ASK 載波調(diào)制 方案一：采用兩片 DDS 芯片分別產(chǎn)生正弦波和方波，如圖 46 所示 ,在 ASKDDS 芯片 DDS 芯片 數(shù)字電位器 模擬乘法器 調(diào)制信號(hào) 18 的載波調(diào)制中，正弦波和方波通過(guò)模擬乘法器進(jìn)行調(diào)制；在 PSK 的調(diào)制中，正弦波和方波通過(guò)高頻繼電器進(jìn)行調(diào)制。但 DDS 芯片產(chǎn)生方波外界電路較為復(fù)雜，不易于調(diào)試。 方案二：采用 555芯片來(lái)產(chǎn)生方波， DDS 芯片來(lái)產(chǎn)生正弦波，如圖 46所示。在 ASK 的載波調(diào)制中，正弦波和方波通過(guò)模擬乘法器進(jìn)行調(diào)制；在 PSK的調(diào)制中，正弦波和方波通過(guò)高頻繼電器進(jìn)行調(diào)制。此方案中所實(shí)現(xiàn)的方波較為穩(wěn)定，易于調(diào)試。 錯(cuò)誤 !未指定書(shū)簽。 圖 46 數(shù)字載波調(diào)制框圖 經(jīng)比較，本設(shè)計(jì)采用方案一 。 根據(jù)題目的具體要求，以及各方案的討論及研究得出了最終的整體方案 ，下圖既為本設(shè)計(jì)的主體系統(tǒng)設(shè)計(jì)圖 47。 錯(cuò)誤 !未指定書(shū)簽。 圖 47 整體方案框圖 單元電路設(shè)計(jì) 正弦波的生成 本設(shè)計(jì)中單片機(jī)最小系統(tǒng)中的 8155 與 AD9850 芯片的接口采用的是 8位并行接口方式。 AD9850 的頻率 /相位控制字 — 共有 40 位 ，并行加載時(shí)，要連續(xù)加載 5次， D7 位最高位， D0位最低位。頻率相位控制字的第一個(gè) 8 位 中的 5 位 用來(lái)控制相位的調(diào)制， 1位 用來(lái)低功耗， 2位 用于裝載格式。第 2個(gè)字節(jié)到第 5個(gè)字節(jié)組成 32 位的頻率控制 字，其輸出信號(hào)的頻率 f= 322/*wdfclk ,其中 f 為 32位 頻率控制字的值， clkf 為工作時(shí)鐘。 8155 的 PB 口 (PB0 腳 ~PB7 腳 )與 AD9850 的數(shù)據(jù)口（ D0 腳 ~D7 腳）相接， AD9850 的第 7 腳 WCLK 是加載時(shí)鐘，與引腳 FQUD 配合，完成數(shù)據(jù)加載， FQUD 為頻率 /相位更新控制。用單片機(jī)的 與 分別與AD9850 的 WCLK 和 FQUD 相連接，模擬控制字寫(xiě)入時(shí)鐘來(lái)控制數(shù)據(jù)的定入。本設(shè)計(jì)