【文章內(nèi)容簡介】 第二章 非接觸式 IC 卡技術 表 2－ 1 MFCM200 引腳說明 引腳 引腳名稱 引腳類型 將來使用類 型 引腳 引腳名稱 引腳類型 將來使用類型 1 D7 I/O(PU) I/O(PU) 17 RX I(analog) I(analog) 2 D6 I/O(PU) I/O(PU) 18 AGND SUPPLY SUPPLY 3 D5 I/O(PU) I/O(PU) 19 ACDD SUPPLY SUPPLY 4 D4 I/O(PU) I/O(PU) 20 ANT O O 5 D3 I/O(PU) I/O(PU) 21 NANT O O 6 D2 I/O(PU) I/O(PU) 22 MODE I(PU) I(PU) 7 D1 I/O(PU) I/O(PU) 23 USEALE I(PU) I(PU) 8 D0 I/O(PU) I/O(PU) 24 ALE I(PU) I(ST,PU) 9 Bp SUPPLY SUPPLY 25 A3 I(PU) I(ST,PU) 10 NPAUSE1 O O 26 A2 I(PU) I(ST,PU) 11 KOMP1 I(PU) I（ PU） 27 A1 I(PU) I(ST,PU) 12 NRST I I 28 A0 I(PU) I(ST,PU) 13 DVDD SUPPLY SUPPLY 29 NRD I(PU) I(ST,PU) 14 DGND SUPPLY SUPPLY 30 NWR I(PU) I(ST,PU) 15 NIRQ O O 31 NCS I(PU) I(ST,PU) 16 TP O(analog) 3 2 KPROG NC SUPPLY 上述表中： I 輸入引腳 O 輸出引腳 SUPPLY電源供電輸入 I/O 輸 入 /輸出雙向引腳 PU Internal Pullup 內(nèi) 部有上拉電阻 ST SchmittTrigger input 施密特觸發(fā)輸入第三章 考勤系統(tǒng)硬件電路設計 第三章 考勤系統(tǒng)硬件電路設計 引言 目前新型智能儀器儀表多以單片機為核心。單片機具有數(shù)字處理的功能，可廣泛應用于工業(yè)控制、家用電器、智能儀表中。因此硬件設計首先應該選擇一個其功能相匹配的單片機，其次還包括其它外圍器件的選取及設計調(diào)試。 1）考勤系統(tǒng)系統(tǒng)功能概述 本系統(tǒng)是為了方便對考勤情況進行快速、方便 和智能地管理而設計的。在不使用讀卡器時， MCU 工作于低功耗狀態(tài)，標簽因為沒有能量而處于休眠狀態(tài)。當按下鍵盤上的讀卡按鈕，按鍵有效后有一聲提示音， MCU 被喚醒，同時激活射頻識別卡開始工作，射頻卡的兩個天線端子通過線圈將能量傳輸給外界。當有標簽靠近線圈時，標簽獲得能量開始工作，并將其內(nèi)部存貯的信息發(fā)送到射頻卡的輸入端經(jīng)過轉(zhuǎn)換后再將信息送至輸出端口發(fā)送給 MCU， MCU 接收到信息后將其轉(zhuǎn)換成可識別的數(shù)據(jù)再將其送至液晶顯示，并將標簽號和當時的時間一起保存起來。同時 ， MCU 還可以接收上位機 (PC 機 )來的命令進行相應的操 作。 2）系統(tǒng)外部硬件需求 基于射頻卡的考勤系統(tǒng)所需的外部硬件主要有以下幾部分： (1)主控 MCU： MCU 是讀寫設備的數(shù)據(jù)處理控制核心。它不僅要控制射頻處理模塊完成對 RFID 卡的讀寫，還要負責通過通信接口與 PC 方應用系統(tǒng)進行通信以及對顯示設備等其他外部設備的控制。 (2)讀卡處理模塊：射頻處理模塊負責射頻信號的處理和數(shù)據(jù)的傳輸，完成對 RFID 卡的讀寫。射頻處理模塊可以采用廠商提供的專用模塊或射頻基站芯片，射頻基站芯片即 RFID 卡讀寫芯片，也稱射頻讀寫芯片。 系統(tǒng)硬件 結(jié)構框圖 第三章 考勤系統(tǒng)硬件電路設計 各主要芯片的選取及其設計 AT89C52 系列單片機 AT89C52 單片機是由 Atmel 公司開發(fā)的低功耗高性能 CMOSS 位微處理器。帶有 8K 字節(jié)可編程和可電擦除的只讀存儲器。指令完全兼容與 MCS51 系列的MCU 的標準，包括指令的尋址方式，各種數(shù)據(jù)的操作和管腳兼容等。 內(nèi)設 P0、 P P P3 等四個端口，其中 P0、 P2 為數(shù)據(jù) /地址雙向的多用端口。 內(nèi)有 3 個定時器 :T0、 T1 和 T2。其振蕩晶體選用 石英振蕩器，以便于以后和微處理器通 信時波特率的精確設計和設置。 AT89C52 中還內(nèi)設 8級中斷控制系統(tǒng)。 片上閃速存儲器可由通用非易失性編程器在線編程，其內(nèi)建 SKEEPROM，256bytes 的 RAM。利用這一特點可以省略外部程序存儲器，簡化硬件系統(tǒng)的設計的同時節(jié)約單片機有限的管腳資源。同時， AT89C52 單片機具有 3 級單向一次性可編程的密碼內(nèi)存，可以防止芯片內(nèi)的程序被非法讀寫、拷貝等，在安全性方面性能非常高，提高安全性的同時也保護了知識產(chǎn)權。 綜上所述， AT89C52 是具有高性能和性能價格比的微處理器。有多個系列時鐘電路 監(jiān)控模塊 電源模塊 微 處 理 器 讀卡器模塊 讀 卡 模 塊 通訊模塊 蜂鳴器模塊 LCD 顯示模塊 圖 31 系統(tǒng)原理框圖 上 位 機 存儲電路 射 頻 卡 第三章 考勤系統(tǒng)硬件電路設計 和型號可供選擇，己經(jīng)廣泛地應 用于各種內(nèi)嵌式控制系統(tǒng)和設備。鑒于 AT89C52的優(yōu)良性能，在智能卡讀寫系統(tǒng)的應用開發(fā)上，多為以 AT89C52 系列單片機為核心，制作智能卡的讀寫設備。與微處理機方便靈活的通訊方式，可以使智能卡讀寫設備與微處理機強大的數(shù)據(jù)處理功相結(jié)合，大大提高智能卡讀寫系統(tǒng)的智能化。 故考勤系統(tǒng)的單片機選取 AT89C52 作為微處理器。 1) AT89C52 的引腳 [5] 引腳配置圖如圖 32 所示 圖 32 AT89C52 引腳配置圖 2) AT89C52 的特點 [6] AT89C52 單片機具有如下特點： ? 與 MCS－ 51 產(chǎn)品兼容具有 8K 可改寫的 Flash 內(nèi) ? 全靜態(tài)操作： 0Hz～ 24MH ? 三級程序存儲器加密 ? 256 字節(jié)內(nèi)部 RAM ? 32 根可編程的 I/O 線 ? 3 個 16 位定時器 /計數(shù)器 ? 8 個中斷源 ? 可編程接口 第三章 考勤系統(tǒng)硬件電路設計 ? 低功耗空閑和調(diào)電模式 RS232 通信電路設計 [7] 1) RS232 通信接口芯片的選取 本讀卡器采用 RS232 標準來實現(xiàn)讀卡器和上位機之間的通信，能實現(xiàn) RS232 通信的芯片很多，其中 MAXIM 公司生產(chǎn)的 MAX232A 是一款比較優(yōu)良的 RS232通信芯片。 2) 引腳圖 MAX232A 的引腳圖如圖 3－ 3 所示 圖 3－ 3 MAX232A 的引 腳圖 3) 電路連接 硬件上采用 3 線制（ RXD、 TXD、 GND）軟握手的零 MODEM 方式，即將PC 機和單片機的發(fā)送數(shù)據(jù)線（ TXD）與接收數(shù)據(jù)（ RXD）交叉連接，二者的地線（ GND）直接相連，而其它信號線如握手信號線均不用，而采用軟件握手，這樣即可以實現(xiàn)預定的任務又可以簡化電路設計，節(jié)約了成本。 MAX232 電路連接圖如下圖所示 第三章 考勤系統(tǒng)硬件電路設計 R 1 I NR S 232_ R XR 2 I N8T 1 I NT T L _T K 1T 2 I N10C 1 +1C 1 3C 2 5C 2 +4T 2 O U T7T 1 O U T14 R S 2 32_ T XR 2 O U T9R 1 O U T12 T T L _R XV+2V6VCC16GND15M A X 2 32C1C2C3V C CC4 C5V C C162738495單片機R X 232 _R XR X 232 _T X 圖 34 MAX232A 與 AT89C52 的電路連接圖 電源供應電路設計 [8] 1) 穩(wěn)壓芯片的選取 本讀卡器內(nèi)所有芯片的工作電壓均為 5V，讀卡器采用外接電 源供電，220V 市經(jīng)變壓器降壓，再經(jīng)穩(wěn)壓電路穩(wěn)壓成 5V 后供應讀卡器內(nèi)芯片。本讀卡器選用東芝公司的 TA78L05 穩(wěn)壓芯片 2) 電路連接穩(wěn)壓電路的連接如圖 35 所示： V O U T 1GND2V I N378 L 0 5123P O W E R I NC10. 33 u FC20. 1u FV C CV C C 圖 35 電源連接于穩(wěn)壓供電路圖 蜂鳴器驅(qū)動電路設計 第三章 考勤系統(tǒng)硬件電路設計 本讀卡器中的蜂鳴器在每次操作不成功的時候發(fā)出報警指示音，如密碼驗證沒有通過，讀卡器對卡進行的任何一次讀或?qū)懖僮鞫际怯蓭讉€步驟完成的，任何一個步驟沒有成功蜂鳴器都將發(fā)出報警信號。 由于單片機的 I/O 口驅(qū)動能力有限，一般不能直接驅(qū)動壓電式蜂鳴器，因此選用一 PNP 型晶體管組成晶體 管驅(qū)動電路，單片機 I/O 口輸出經(jīng)驅(qū)動電路放大后即可驅(qū)動蜂鳴器 [9]。本課題選用蜂鳴器的工作電流為 12mA。蜂鳴器驅(qū)動電路如圖 36[10]所示： Q1P N PS P E A K E RR4V C CLSC 5 2 _ P 1 .7 圖 36 蜂鳴器驅(qū)動電路 串行存儲器 我們用 AT24C64[11] 作 數(shù)據(jù) 存 儲器 ， 它 與更 高 容量 的 存儲 器 （ 如AT24C128/256） 兼容 ， 更換方便 。 24C64 是一種具有 I2C 接口 EEPROM 器件，具有 8K 的存儲容量，工作與從器件方式，每個字節(jié)可擦寫 100 萬次，數(shù)據(jù)保存時間大于 40 年。寫入是具有自動擦出功能，也具有寫入功能，可以 每 次寫入 16 個字節(jié)。 24C64 芯片采用 DIP 8 封裝，具有 Vcc、 Vss 電源引腳， SCL、 SDA 通訊引腳 ， A0、 A A2 地址引腳和 WP 寫保護引腳。 WP 腳接 Vcc 時 ， 禁止寫入高位地址 ， （ 100H~1FFH），WP 腳接 Vss 時，允許寫入任何地址。 A1 和 A2 決定芯片的從機地址，可接 Vcc或 Vss， A0 不用，應接 Vcc 或 Vss。 單片機與 24C64 進行數(shù)據(jù)傳遞時，首先傳遞器件的從地址 SLA， 格式如下： START 1 0 1 0 A2 A1 BA R/W ACK START 位起始信號， 1010 為 24C64 器件地址， A2 和 A1 由 芯片的 A A1第三章 考勤系統(tǒng)硬件電路設計 引腳上的電平?jīng)Q定，這樣可最多接入 4 片 24C64 芯片， BA 為塊地址（每塊 256字節(jié)）， R/W 決定是寫入（ 0）還是讀出（ 1）， ACK 為 24C64 給出的應答信號。在對 24C64 進行寫入時 ， 應先發(fā)出從機地址字節(jié) SLAW(R/W 為 0)，在發(fā)出字節(jié)地址 WORDADR 和寫入的數(shù)據(jù) data（ 可為 1~16 個字節(jié) ） ，寫入結(jié)束后，應發(fā)出停止信號。 通常對 EEPROM 器件寫入時總需要一定的寫入時間（ 5ms~10ms），因此在寫入程序中無法連續(xù)寫入多個數(shù)據(jù)字節(jié)。為了解決連續(xù)寫入多個數(shù)據(jù)字節(jié)的問題， EEPROM 器件中常設有一定容量的頁寫入數(shù)據(jù)寄存器。用戶一次寫入EEPROM 的數(shù)據(jù)字節(jié)不大于頁寫入字節(jié)數(shù)時，可按通常 RAM 的寫入速度將數(shù)據(jù)裝入 EEPROM 的數(shù)據(jù)寄存器中，隨后啟動自動寫入定時控制邏輯，經(jīng)過5ms~10ms 的時間，自動將數(shù)據(jù)寄存器中的數(shù)據(jù)同步寫入 EEPROM 的指定單元。這樣只要一次寫入的字節(jié)數(shù)不多于頁寫入容量，總線對 EEPROM 的操作可視為字節(jié)靜態(tài) RAM 的操作，但要求下次數(shù)據(jù)寫入操作在 5ms~10ms 之后進行。 24C64的頁寫入字節(jié)數(shù)位 16。對 24C64 進行頁寫入是指向其片內(nèi)指定首地址（ WORDADR）連續(xù)寫入不多于 n 個字節(jié)數(shù)據(jù)的操作。 n 為頁寫入字節(jié)數(shù)， m 為寫入字節(jié)數(shù)， m≤ n。頁寫入數(shù)據(jù)操作格式如下： S SLAW A WORDADR A data1 A data2 …… datam A P 這種數(shù)據(jù)寫入操作實際上就是 m+1 個字節(jié)的 I2C 總線進行主發(fā)送的數(shù)據(jù)操作。 對 24C64 寫入數(shù)據(jù)時，也可以按字節(jié)方式進行，即每次向其片內(nèi)指定單元寫入一個字節(jié)的數(shù)據(jù)，這種寫入方式的可靠性高。字節(jié) 寫入數(shù)據(jù)操作格式如下： S SLAW A WORDADR A data A P 24