【文章內容簡介】 跳過一個 ALE 脈沖。 （ 2） PROG 功能：片內 EPROM 的芯片，在 EPROM 編程期間，此引腳輸入編程脈沖。 2． PSEN —— 外 ROM 讀選通信號。 圖 33 AT89C51 引腳圖 8 89C51 讀外 ROM 時，每個機器周期內 PSEN 兩次有效輸出。 PSEN 可作為外 ROM芯片輸出允許 OE 的選通信號。在讀內 ROM 或讀外 RAM 時， PSEN 無效。 3． RST/VPD—— 復位 /備用電源。 （ 1）正常工作時， RST 端為復位信號輸入端，只要在該引腳上連續(xù)保持兩個機器周期以上高電平， AT89C51 芯片即實現(xiàn)復位操作，復位后一切從頭開始， CPU 從0000H 開始執(zhí)行指令。 （ 2） VPD 功能：在 VCC 掉電情況下，該引腳可接上備用電源，由 VPD 向片內 RAM供電，以保持片內 RAM 中的數(shù)據(jù)不丟失。 4． EA /VPP—— 內外 ROM 選擇 /片內 EPROM 編程電源 。 （ 1） EA功能：正常工作時， EA為內外 ROM 選擇端。 AT89C51 單片機 ROM 尋址范圍為 64KB，其中 4KB 在片內， 60KB 在片外。當 EA保持高電平時，先訪問內ROM， 但當 PC 值超過 4KB 時，將自動轉向執(zhí)行外 ROM 中的程序。當 EA保持低電平時，則只訪問外 ROM，不管芯片內有否內 ROM。 （ 2） VPP功能：片內有 EPROM 的芯片，在 EPROM 編程期間，此引腳用于施加編程電源。 四． I/O 引腳 AT89C51 有 P0、 P P P3 4 個 8 位并行 I/O 端口，共 32 個引腳。 P0 口是一組 8 位漏級開路型雙向 I/O 口，也即地址 /數(shù)據(jù)總線復用口。作為輸出口用時，每位能以吸收電流的方式驅動 8 個 TTL 邏輯門電路，對端口寫 1 時，又可作高阻抗輸入端用。在訪問外部程序和數(shù)據(jù)存儲器時，它是分時多路轉換的地址（低8 位） /數(shù)據(jù)總線，在訪問期間激活了內部的上拉電阻。在 Flash 編程時， P0 端口接收指令字節(jié)；而在驗證程序時，則輸出指令字節(jié)。驗證時，要求外接上拉電阻。 P1 口是帶內部上拉電阻的雙向 I/O口，向 P1口寫入 1時 P1口被內部上拉為高電平，可用作輸入口。當作為輸入腳時被外部信號拉低的 P1口會因為內部上拉而輸出一個電流。 Flash編程和程序校驗期間， P1接收低 8位地址。 P2 口是帶內部上拉電阻的雙向 I/O口，向 P2口寫入 1時 P2口被內部上拉為高電平可用作輸入口，當作為輸入腳時被外部拉低的 P2口會因為內部上拉而輸出電流 。 在訪問外部程序存儲器或 16位地址的外部數(shù)據(jù)存儲器 (例如執(zhí)行 MOVX @DPTR指令 )時， P2口送出高 8位地址數(shù)據(jù)，當使用 8位尋址方式 (MOVX@RI)訪問外部數(shù)據(jù)存儲器時 ， P2口發(fā)送 P2特殊功能寄存器的內容，在整個訪問期間不改變。 Flash編程和程序校驗時， P2也接收高位地址和一些控制信號。 P3 口是帶內部上拉電阻的雙向 I/O口，向 P3口寫入 1時 P3口被內部上拉為高電平可用作輸入口，當作為輸入腳時被外部拉低的 P3口會因為內部上拉而輸出電流 。 P3口除了作為一般的 I/O口線外，更重要的是它的第二功能，如表 3． 1所示： 9 GNDC43 3p FC53 3p FV C CY11 2M H zR28 .2 k ΩGND V C CP 1. 01P 1. 12P 1. 23P 1. 34P 1. 45P 1. 56P 1. 67P 1. 78R S T / V P D9P 3. 0 / R x D10P 3. 1 / T xD11P 3. 2 / I N T 012P 3. 3 / I N T 113P 3. 4 / T 014P 3. 5 / T 115P 3. 6 / W R16P 3. 7 / R D17X T A L 218X T A L 119GND20P 2. 021P 2. 122P 2. 223P 2. 324P 2. 425P 2. 526P 2. 627P 2. 728P S E N29A L E / P R O G30E A / V p p31P 0. 732P 0. 633P 0. 534P 0. 435P 0. 336P 0. 237P 0. 138P 0. 039V C C40U1A T 89 C 5 1+C61 0uABCDG1GNDT X D － S C KR X D － SIS C L RRCK 3． 2． 3 單片機系統(tǒng)外圍電路 單片機系統(tǒng)外圍電路形式如圖 34 所示。單片機振蕩器反相放大器的輸 入端（ XTAL1）和輸出端（ XTAL2）之間接上 12MHz 或更高頻率的晶振，以獲得較高的刷新頻率，使顯示更穩(wěn)定。電容 C C5 是晶振的負載電容，主要起頻率微調和穩(wěn)定的作用。單片機的串行口工作在方式 0 下，作為同步移位寄存器使用，端口 RXD（ ）作為數(shù)據(jù)移位的輸入 /輸出端，而由 TXD（ ）端輸出移位時鐘脈沖。移位數(shù)據(jù)的發(fā)送和接收均以 8 位為一幀，不設起始位和停止位，無論輸入 /輸出，均低位在前高位在后。 89C51 的通用 I/O 口 P1 作為顯示數(shù)據(jù)和二進制行號的公用輸出口。兩種數(shù)據(jù)的輸出在時間上是錯開的。 P1 口的低 4 位與行驅動器相連，送出二進制的行選信號； ～ 口則用來發(fā)送控制信號。 P0 和 P2 口空著，在有必要的時候可以擴展系統(tǒng)的 ROM 和 RAM。 端口引腳 第二功能 —— RXD 串行口輸入端 —— TXD 串行口輸出端 —— 0INT 外部中斷 0請求輸入端 —— 1INT 外部中斷 1請求輸入端 —— T0 定時 /計數(shù)器 0外部信號輸入端 —— T1 定時 /計數(shù)器 1外部信號輸入端 —— WR 外 RAM寫選通信號輸出端 —— RD 外 RAM讀選通信號輸出端 表 3． 1 P3 各端口第二功能 10 3． 3 列驅動電路 列驅動電路由集成電路 74HC595 構成，它具有一個 8 位 串行輸入 /輸出或者并行輸出 的移位寄存器和一個 8 位輸出鎖存器的結構，而且移位寄存器和輸出鎖存器的控制是各自獨立的，可以實現(xiàn)在顯示本行各列數(shù)據(jù)的同時，傳送下一行的列數(shù)據(jù)，即達到重疊處理的目的。 74HC595 的管腳及內部結構形式如圖 35 所示 。它的輸入側有 8 個串行移位寄存器，每個移位寄存器的輸出都連接一個輸出鎖存器。引腳 SER 是串行數(shù)據(jù)的輸入端。引腳 SRCLK 輸入移位寄存器的移位時鐘脈沖，在其上升沿發(fā)生移位，并將 SER的下一個數(shù)據(jù)打入最低位。移位后的各位信號出現(xiàn)在各移位寄存器的輸出端，也就是輸出鎖存器的輸入端。 RCLK 是輸出鎖存器的打入信號，其上升沿將移位寄存器的輸出打入到輸出鎖存器。引腳 OE 是輸出三態(tài)門的開放信號，只有當其為低時鎖存器的輸出才開放，否則為高阻態(tài)。 SRCLR 信號是移位寄存器的清零輸入端，當其為低時移位寄存器的輸出全部為 0，由于 SRCLK 和 RCLK 錯誤 !未指定書簽。 兩個信號是互相獨立的，所以能夠做到輸入串行移位與輸出鎖存互不干擾。芯片的輸出端為 QA～ QH，最高位 QH可作為多片 74HC595 級連應用時，向上一級的級連輸出。但因 QH受輸出鎖存器打入控制，所以還從輸出鎖存器前引出了 QH′，作為與移位寄存器完全同步的級連輸出。移位寄存和輸出鎖存的時序波形如圖 36 所示： 圖 35 74HC595 的管腳及內部結構邏輯圖 圖 34 單片機系統(tǒng)外圍電路圖 11 由 74HC595 組 成的列驅動器示于圖 37 中。該圖由兩片 74HC595 組成 16 列的驅動，由 16 個行驅動器驅動 16 行。第一片列驅動器的 SER 端連接單片機輸出的串行列顯示數(shù)據(jù)，其 QH′端連接第二片的 SER 端，采用這樣的方法組成兩片的級連。兩片相應的 SRCLK、 SRCLR 、 RCLK 端分別并聯(lián)，作為統(tǒng)一的串行數(shù)據(jù)移位信號、串行數(shù)據(jù)清除信號和輸出鎖存器打入信號。這樣的結構，使得各片串行移位能把 16列的顯示數(shù)據(jù)依次輸入到相應的移位寄存器輸出端。移位過程結束之后，控制器輸出 RCLK 打入信號， 16 列顯示 數(shù)據(jù)一起打入相應的輸出鎖存器。然后選通相應的行，該行的各列就按照顯示數(shù)據(jù)的要求進行顯示。 圖 37 顯示驅動電路 圖 36 移位寄存和輸出鎖存的時序波形圖 12 3． 4 行驅動電路 3． 4． 1 行驅動芯片 74HC154 介紹 譯碼器是一個多輸入、多輸出的組合邏輯電路。 其功能是將給定的輸入碼組進行 “翻譯”， 變換成對應的輸入信號，對每一種可能的輸入組合， 使輸出通道中相應的一路有信號輸出 ,一個且僅一個輸出信號為有效電位。 74HC154 為 變量譯碼器，也稱二進制譯碼器，它是一種 四線 — 十六線譯碼器 , 譯碼的輸入端有 4 個，輸出端有24=16 個， 并有兩個選通端（使能端），它的管腳形式如圖 38 所示，當選通端 E E 2 均為低電平時，譯碼器處于工作狀態(tài)，可將地址輸入端（ A0～ A3）的二進制編碼在一個對應的輸出端以低電平譯出。否則，譯碼器被禁止，所有的輸出端被封鎖在高電平。 0Y ～ 15Y 為譯碼輸出端， 輸出是低電平有效，即在 選通 時，每輸入一個二進制代碼將使對應的一個輸出端為低電平，而其它輸出 端均為高電平的無效信號，也可以說對應的輸出端被 “譯中 ”。 74HC154 譯碼器的真值表如表 3． 2 所示： 圖 38 74HC154 管腳圖 13 從真值表可知，每組 4 個變量輸入，在 16 個輸出中只有一個引腳為 “0”（且正好與輸入代碼是一一對應），其余 15 個全為 “1”，這種譯碼輸出稱為低電平有效； 四線 — 十六線譯碼器 邏輯形式為： 01230 AAAAY ? ， 01231 AAAAY ? ， 01232 AAAAY ? ， 01233 AAAAY ? ， 01234 AAAAY ? ，01235 AAAAY ? ， 01236 AAAAY ? ， 01237 AAAAY ? ， 01238 AAAAY ? ， 01239 AAAAY ? ，012310 AAAAY ? ， 012311 AAAAY ? ， 012312 AAAAY ? ， 012313 AAAAY ? ， 012314 AAAAY ? ，012315 AAAAY ? 。 表 3． 2 74HC154 譯碼器的真值表 14 R10R16R8R15R13R6R17R18R9R12R5 R7R3200ΩR4R14R11Q8Q10Q9Q6Q14Q5Q11Q12Q7Q130 OUT11 OUT22 OUT33 OUT44 OUT55 OUT66 OUT77 OUT88 OUT99 OUT1010 OUT1111 OUT1312 OUT1413 OUT1514 OUT1615 OUT17G118G219D20C21B22A23U2 74HC154Q4Q3Q2Q18550Q15Q16VCCP1.0P1.1P1.2P1.3P1.7200Ω16個855016個GNDLED0LED1LED2LED3LED4LE