【文章內(nèi)容簡介】 16 MIPS – 只需兩個時鐘周期的硬件乘法器 ? 非易失性程序和數(shù)據(jù)存儲器 通過 JTAG 接口實現(xiàn)對 Flash、 EEPROM、熔絲位和鎖定位的編程 2 個具有可編程增益 （ 1x, 10x, 或 200x）的差分通道 上電復(fù)位以及可編程的掉電檢測 片內(nèi)經(jīng)過標(biāo)定的 RC 振蕩器 片內(nèi) / 片外中斷源 6 種睡眠模式 : 空閑模式、 ADC 噪聲抑制模式、省電模式、掉電模式、 Standby 模式以及擴展的 Standby 模式 ? 工作電壓 :– ATmega16： ? 速度等級 ： – 0 16 MHz ATmega16 Mega16 的引腳圖及引腳說明 PB0 (T0)1PB1 (T1)2PB2 (AIN0)3PB3 (AIN1)4PB4 (SS)5PB5 (MOSI)6PB6 (MISO)7PB7 (SCK)8RESET9PD0 (RXD)14PD1 (TXD)15PD2 (INT0)16PD3 (INT1)17PD4 (OC1B)18PD5 (OC1A)19PD6 (ICP)20PD7 (OC2)21XTAL212XTAL113GND11PC022PC123PC224PC325PC426PC527PC6 (TOSC1)28PC7 (TOSC2)29AREF32AVCC30AGND31PA7 (ADC7)33PA6 (ADC6)34PA5 (ADC5)35PA4 (ADC4)36PA3 (ADC3)37PA2 (ADC2)38PA1 (ADC1)39PA0 (ADC0)40VCC10U1mega16 VCC: 數(shù)字電路的電源 GND:地 長春理工大學(xué)畢業(yè)設(shè)計 12 端口 A(PA7..PA0): 端口 A 做為 A/D 轉(zhuǎn)換器的模擬輸入端。端口 A 為 8 位雙向 I/O 口，具有可編程的內(nèi)部上拉電阻。其輸出緩沖器具有對稱的驅(qū)動特性，可以輸出和吸收大 電流。作為輸入使用時，若內(nèi)部上拉電阻使能，端口被外部電路拉低時將輸出電流。在復(fù)位過程中，即使系統(tǒng)時鐘還未起振，端口 A 處于高阻狀態(tài)。 端口 B(PB7..PB0):端口 B 為 8 位雙向 I/O 口，具有可編程的內(nèi)部上拉電阻。其輸出緩沖器具有對稱的驅(qū)動特性，可以輸出和吸收大電流。作為輸入使用時，若內(nèi)部上拉電阻使能，端口被外部電路拉低時將輸出電流。在復(fù)位過程中，即使系統(tǒng)時鐘還未起振，端口 B 處于高阻狀態(tài)。 端口 C(PC7..PC0):端口 C 為 8 位雙向 I/O 口，具有可編程的內(nèi)部上拉電阻。其輸出 緩沖器具有對稱的驅(qū)動特性，可以輸出和吸收大電流。作為輸入使用時，若內(nèi)部上拉電阻使能，端口被外部電路拉低時將輸出電流。在復(fù)位過程中，即使系統(tǒng)時鐘還未起振，端口 C 處于高阻狀態(tài)。如果 JTAG 接口使能，即使復(fù)位出現(xiàn)引腳 PC5(TDI)、 PC3(TMS)與 PC2(TCK) 的上拉電阻被激活。 端口 D(PD7..PD0):端口 D 為 8 位雙向 I/O 口，具有可編程的內(nèi)部上拉電阻。其輸出緩沖器具有對稱的驅(qū)動特性，可以輸出和吸收大電流。作為輸入使用時，若內(nèi)部上拉電阻使能，端口被外部電路拉低時將輸出電流。 在復(fù)位過程中，即使系統(tǒng)時鐘還未起振，端口 D 處于高阻狀態(tài)。 RESET: 復(fù)位輸入引腳。持續(xù)時間超過最小門限時間的低電平將引起系統(tǒng)復(fù)位 , 持續(xù)時間小于門限間的脈沖不能保證可靠復(fù)位 XTAL1: 反向振蕩放大器與片內(nèi)時鐘操作電路的輸入端 XTAL2: 反向振蕩放大器的輸出端 . AVCC: AVCC是端口 A與 A/D轉(zhuǎn)換器的電源。不使用 ADC時，該引腳應(yīng)直接與VCC連接 .使用 ADC時應(yīng)通過一個低通濾波器與 VCC連接。 AREF: A/D 的模擬基準(zhǔn)輸入引腳。 根據(jù)以上端口的介紹以及具體引腳圖 ,設(shè)計中單片機端口分配表 PA 口 液晶顯示數(shù)據(jù)線 PB4~PB7 接 4*1 鍵盤 PD3 DS1302 SCK PD4 DS1302 I/O PD5 DS1302 RST PD6 揚聲器輸入驅(qū)動 長春理工大學(xué)畢業(yè)設(shè)計 13 PB0,PB1,PB2 液晶顯示 RS,R/W,E 時鐘接口電路 本萬年歷系統(tǒng)的重要部分在于時鐘和鬧鐘功能模塊，這里選用串行時鐘芯片dS1302，與采用并行總線與單片機進(jìn)行數(shù)據(jù)通信的時鐘芯片相比， DS1302 與單片機的連線大為減少，極大的節(jié)省了單片機的系統(tǒng)資源 簡介 DS1302 是 美國 DALLAS 公司推出的一種高性能、低功耗、帶 RAM 的實時時鐘電路，它可以對年、月、日、周日、時、分、秒進(jìn)行計時，具有閏年補償功能，工作電壓為 ～ 。采用三線接口與 CPU 進(jìn)行同步通信，并可采用突發(fā)方式一次傳送多個字節(jié)的時鐘信號或 RAM 數(shù)據(jù)。 DS1302 內(nèi)部有一個 318 的用于臨時性存放數(shù)據(jù)的 RAM 寄存器。 DS1302 是 DS1202 的升級產(chǎn)品，與 DS1202 兼容，但增加了主電源 /后背電源雙電源引腳，同時提供了對后背電源進(jìn)行涓細(xì)電流充電的能力。 引腳介紹及其功能 圖 1 示出 DS1302 的引腳排列 ,其中 Vcc1 為后備電源， VCC2 為主電源。在主電源關(guān)閉的情況下，也能保持時鐘的連續(xù)運行。 DS1302 由 Vcc1 或 Vcc2 兩者中的較大者供電。當(dāng) Vcc2 大于 Vcc1＋ 時， Vcc2 給 DS1302 供電。當(dāng) Vcc2 小于 Vcc1 時，DS1302 由 Vcc1 供電。 X1 和 X2 是振蕩源，外接 晶振。 RST 是復(fù)位 /片選線，通過把 RST 輸入驅(qū)動置高電平來啟動所有的數(shù)據(jù)傳送。 RST 輸入有兩種功能：首先，RST 接通控制邏輯，允許地址 /命令序列送入移位寄存器；其次， RST 提供終止 單字節(jié)或多字節(jié)數(shù)據(jù)的傳送手段。當(dāng) RST 為高電平時，所有的數(shù)據(jù)傳送被初始化，允許對 DS1302 進(jìn)行操作。如果在傳送過程中 RST 置為低電平，則會終止此次數(shù)據(jù)傳送，I/O 引腳變?yōu)楦咦钁B(tài)。上電運行時，在 Vcc≥ 之前， RST 必須保持低電平。只有在SCLK 為低電平時，才能將 RST 置為高電平。 I/O 為串行數(shù)據(jù)輸入輸出端 (雙向 )， SCLK始終是輸入端。 長春理工大學(xué)畢業(yè)設(shè)計 14 VCC21XTAL12XTAL23GND4VCC18SCLK7I/O6RST5 圖 1 DS1302 引腳圖 的控制字節(jié) DS1302 的控制字如圖 2 所示?？刂谱止?jié)的最高有效位 (位 7)必須是邏輯 1，如果它為 0，則不能把數(shù)據(jù)寫入 DS1302 中，位 6 如果為 0，則表示存取日歷時鐘數(shù)據(jù)，為 1 表示存取 RAM 數(shù)據(jù) 。位 5 至位 1 指示操作單元的地址 。最低有效位 (位 0)如為 0表示要進(jìn)行寫操作，為 1 表示進(jìn)行讀操作，控制字節(jié)總是從最低位開始輸出 A 4A 3A 21 A 1 A 0R A MC K KR A M 圖 2 DS1302 的控制字 在控制指令字輸入后的下一個 SCLK 時鐘的上升沿時，數(shù)據(jù)被寫入 DS1302，數(shù)據(jù)輸入從低位即位 0 開始。同樣，在緊跟 8 位的控制指令字后的下一個 SCLK 脈沖的下降沿讀出 DS1302 的數(shù)據(jù)，讀出數(shù)據(jù)時從低 位 0 位到高位 7。 時序圖如下： DS1302 的寄存器 DS1302 有 12 個寄存器，其中有 7 個寄存器與日歷、時鐘相關(guān)，存放的數(shù)據(jù)位為 BCD 碼形式 ,其日歷、時間寄存器及其控制字見表 1 表一 DS1302 的時鐘，日歷寄存器及控制字 寄存器名 命令字 取值范圍 各位內(nèi)容 寫操作 讀操作 7 6 5 4 3 2 1 0 秒寄存器 80H 81H 0059 CH 10SEC SEC 分鐘寄存器 82H 83H 0059 0 10MIN MIN 小時寄存器 84H 85H 0012 或 0023 12/24 1 10/AP HR HR 日期寄存器 86H 87H 0128， 0 10DATE DATE 長春理工大學(xué)畢業(yè)設(shè)計 15 月份寄存器 88H 89H 0112 0 0 10M MONTH 周月寄存器 8AH 8BH 0107 0 0 0 0 DAY 年份寄存器 8CH 8DH 0099 10 YEAR YEAR 表中 12或 24小時的方式選擇位，當(dāng)為 1時，選擇 12小時。有 AP那位是上午和下午的選擇位，當(dāng)為 1是表示為下午。 CH是暫停位，當(dāng) CH=1時，時鐘振蕩停止，器件被置入低功率備份方式，其電源電流小于 100NA，當(dāng) CH=0時，時鐘啟動 此外， DS1302 還有年份寄存器、控制寄存器、充電寄存器、時鐘突發(fā)寄存器及與 RAM 相關(guān)的寄存器等。時鐘突發(fā)寄存器可一次性順序讀寫除充電寄存器外的所有寄存器內(nèi)容。 DS1302 與 RAM 相關(guān)的寄存器分為兩類：一類是單個 RAM 單元，共 31 個，每個單元組態(tài)為一個 8 位的字節(jié)，其命令控制字為 C0H～ FDH，其中奇數(shù)為讀操作，偶數(shù)為寫操作；另一類為突發(fā)方式下的 RAM 寄存器，此方式下可一次 性讀寫所有的 RAM 的 31 個字節(jié)，命令控制字為 FEH(寫 )、 FFH(讀 ) 數(shù)據(jù)輸入輸出 在控制指令字輸入后的下一個 SCLK時鐘的上升沿時數(shù)據(jù)被寫入 DS1302，數(shù)據(jù)輸入從低位即位 0開始。同樣，在緊跟 8位的控制指令字后的下一個 SCLK脈沖的下降沿讀出 DS1302的數(shù)據(jù)，讀出數(shù)據(jù)時從低位 0位至高位 7，數(shù)據(jù)讀寫時序見圖３。 如果命令字節(jié)中的尋址位 A0——A4均為 1，可以把時鐘 /日歷或 RAM存儲器規(guī)定為多字節(jié)方式。當(dāng)命令字節(jié)為 FFH或 FEH，可以對片內(nèi) 31字節(jié) RAM進(jìn)行讀 /寫操作；當(dāng)命令字節(jié)為 BFH或 BEH時，可對 8個時鐘 /日歷寄存器進(jìn)行讀 /寫操作，在時鐘 /日歷寄存器中的地址 931或 RAM存儲器中的地址 31均不能使用。在多字節(jié)方式中讀或?qū)懚际菑牡刂?0的第 0位開始。 當(dāng)以多字節(jié)方式寫時鐘 /日歷寄存器時，必須按傳送是次序?qū)憹M 8個寄存器；但是，當(dāng)以多字節(jié)方式寫 RAM時，根據(jù)發(fā)送的要求，數(shù)據(jù)不必寫入所有 31字節(jié)。不管是否寫入全部 31字節(jié)，所寫的字節(jié)都將傳入送至 RAM。 另外，應(yīng)注意在寫操作時， CLK的每一個時鐘上升沿，一。 I/O引線將為高阻態(tài)，數(shù)據(jù)必須在 CLK上升沿前讀取。 液晶顯示電路設(shè)計 本設(shè) 計中的液晶選用 LCD1602. 液晶顯示模塊可以分為字段，字符點陣，圖形點陣 3 種。一般只有后者可以顯示漢字和圖形。 LCD 1602 是常見的 16 2 行， 6 8 字符點陣液晶模塊，廣泛應(yīng)用于智能儀表、通信、辦公自動化設(shè)備中，其字符發(fā)生器 ROM 中自帶數(shù)字和英文字母及一些特殊符號的字符庫，沒有漢字 。 LCD1602 的引腳圖如下， VSS1VDD2VL3RS4R/W5E6D07D18D29D310D411D512D613D714BLA15BLK16 引腳功能如下 ： BLA ：背光源正極，接 +5V ； BLK ：背光源負(fù)極，接地； VO ：液晶顯示偏壓信號，通過電位器 W1 調(diào)節(jié)， 1602 偏壓接近 0V ； RS ：接 ，決定傳輸類型是數(shù)據(jù)或命令， 1 表示數(shù)據(jù)， 0 表示命令； R ／ W ：接 ，讀／寫控制， 1 一表示讀， O 一表示寫； E ：接 ，使能端，高電平有效； DB0 ～ DB7： 數(shù)據(jù)端口 ,連接 PA 1602 無法顯示漢字，農(nóng)歷的日