【文章內(nèi)容簡介】 STTL 負載。 (4)P3 口 (10— l7) 8 位帶有內(nèi)部上拉電阻的準雙向 I/O 口。特殊功能 (或稱第二變異功能 )。 (RXD)：串行輸入端口。 P3． 1(TXD)：串行輸出端口。 (INT0)：外部中斷 0 輸 入端。 P3． 3(1NTl)：外部中斷 1 輸入端。 P3． 4(T0)：定時器／計數(shù)器 0外部輸入端。 P3． 5(T1)：定時器／計數(shù)器 1AL 部輸入端。 P3． 6(WR)：外部數(shù)據(jù)存儲器寫選通。 P3． 7(RD)：外部數(shù)據(jù)存儲器讀選通。 P3 口能驅(qū)動 3 個 LSTTL 負載。 Pin9:RESET/Vpd復位信號復用腳，當 8051 通電，時鐘電路開始工作，在 RESET 引腳上出現(xiàn) 24 個時鐘周期以上的高電平，系統(tǒng)即初始復位。初始化后，程序計數(shù)器 PC 指向 0000H， P0P3輸出口全部為高電平，堆棧指針寫入 07H，其它專用寄存器被清“ 0”。RESET 由高電平下降為低電平后，系統(tǒng)即從 0000H 地址開始執(zhí)行程序。然而，初始復位不改變 RAM（包括工作寄存器 R0R7）的狀態(tài)， 8051 的初始態(tài)。 8051 的復位方式可以是自動復位，也可以是手動復位，見下圖 23。此外， RESET/Vpd還是一復用腳， Vcc掉電其間，此腳可接上備用電源，以保證單片機內(nèi)部 RAM 的數(shù)據(jù)不丟失。時鐘方式見圖 24 所示。 江蘇農(nóng)牧科技職業(yè)學院論文（設計） 7 (a)上電自動復位 (b)手動復位電路 (c)內(nèi)部時鐘方式 (d)外部時鐘方式 圖 23 復位電路 圖 24 時鐘方式 Pin30:ALE/ 當訪問外部程序器時， ALE(地址鎖存 )的輸出用于鎖存地址的低位字節(jié)。而訪問內(nèi)部程序存儲器時， ALE 端將有一個 1/6 時鐘頻率的正脈沖信號，這個信號可以用于識別單片機是否工作，也可以當作一個時鐘向外輸出。更有一個特點，當訪問外部程序存儲器， ALE 會跳過一個脈沖。 Pin29: 當訪問外部程序存儲器時，此腳輸出負脈沖選通信號， PC的 16 位地址數(shù)據(jù)將出現(xiàn)在 P0和 P2 口上，外部程序存儲器則把指令數(shù)據(jù)放到 P0口上，由 CPU 讀入并執(zhí)行。 Pin31:EA/Vpp程序存儲器的內(nèi)外部選通線，內(nèi)置有 4kB 的程序存儲器，當 EA 為高電平并且程序地址小于 4kB 時，讀取內(nèi)部程序存儲器指令數(shù)據(jù)，而超過 4kB 地址則讀取外部指令數(shù)據(jù)。如 EA為低電平，則不管地址大小，一律讀取外部程序存儲器指令。顯然，對內(nèi)部無程序存儲器的 8031,EA 端必須接地。 Pin40:VCC 電源 +5V 輸入。 Pin20:VSSGND 接地端。 Pin18和 Pin19: XTAL1和 XTAL2 晶振引腳。當使用芯片內(nèi)部時鐘時，此二引腳用于外接石英晶體和微調(diào)電容；當使用外部時鐘時，用于接外部 時鐘脈沖 信號。 在編程時， EA/Vpp腳還需加上 12V 的編程電壓。 江蘇農(nóng)牧科技職業(yè)學院論文（設計） 8 8255A并行接口芯片內(nèi)部結(jié)構 8255A 的 內(nèi)部結(jié)構如圖 25 所示，由三部分電路組成：與 CPU 的接口電路、內(nèi)部控制邏輯電路和與外設連接的輸入 /輸出接口電路。 圖 25 8255A 內(nèi)部結(jié)構圖 （ 1）與 CPU 的接口電路 與 CPU 的接口電路由數(shù)據(jù)總線緩沖器和讀 /寫控制邏輯組成。數(shù)據(jù)總線緩沖器是一個三態(tài)、雙向、 8位寄存器， 8條數(shù)據(jù)線 D0～ D7與系統(tǒng)數(shù)據(jù)總線連接，構成 CPU 與 8255A 之間信息傳送的通道， CPU 通過執(zhí)行輸出指令向 8255A 寫入控制命令或往外設傳送數(shù)據(jù)，通過執(zhí)行輸入指令讀取外設輸入的數(shù)據(jù)。 讀 /寫控制邏輯電路用來接收 CPU 系統(tǒng)總線的 讀信號 ，寫信號 ，片選擇信號 ，端口選擇信號 A1， A0和復位信號 RESET，用于控制 8255A 內(nèi)部寄存器的讀 /寫操作和復位操作。 （ 2）內(nèi)部控制邏輯電路 內(nèi)部控制邏輯包括 A組控制與 B組控制兩部分 。 A 組控制寄存器用來控制 A口 PA7～PA0和 C口的高 4位 PC7～ PC4。 B組控制寄存器用來控制 B口 PB7～ PB0和 C口的低 4位 PC3～PC0。 它們接收 CPU 發(fā)送來的控制命令， 對 A, B, C 3個端口的輸入 /輸出方式進行控制。 （ 3）輸入 /輸出接口電路 江蘇農(nóng)牧科技職業(yè)學院論文（設計） 9 8255A 片內(nèi)有 A, B, C 3個 8位并行端口， A口和 B 口分別有 1個 8位的數(shù)據(jù)輸出鎖存 /緩沖器和 1個 8位數(shù)據(jù)輸入鎖存器， C口有 1個 8位數(shù)據(jù)輸出鎖存 /緩沖器和 1個 8位數(shù)據(jù)輸入緩沖器，用于存放 CPU 與外部設備交換的數(shù)據(jù)。 對于 8255A 的 3個數(shù)據(jù)端口和 1個控制端口，數(shù)據(jù)端口既可以寫入數(shù)據(jù)又可以讀出數(shù)據(jù)，控制端口只能寫入命令而不能讀出，讀 /寫控制信號（ , ）和端口選擇信號（ , A1和 A0）的狀態(tài)組合可以實現(xiàn) A, B, C 3個端口和控制端口的讀 /寫操作。 8255A 的端口分配及讀 /寫功能見表 21。 表 21 8255A 的端口分配及讀 /寫功能 A1 A0 功能 0 0 1 0 0 輸入指令 A 口 0 0 1 0 1 輸入指令 B 口 0 0 1 1 0 輸入指令 C 口 0 0 1 1 1 命令寫入控制寄存器 0 1 0 0 0 讀出 A 口數(shù)據(jù) 0 1 0 0 1 讀出 B 口數(shù)據(jù) 0 1 0 1 0 讀出 C 口數(shù)據(jù) 0 1 0 1 1 非法操作 74LS373 芯片簡介 當 74LS373 用作地址鎖存器時 如圖 26所示。 應使 0E為低電平，此時鎖存使能端 C為高電平時，輸出 Q0~Q7狀態(tài)與輸入端 D1~D7 狀態(tài)相同；當 C發(fā)生負的跳變時，輸入端D0~D7 數(shù)據(jù)鎖入 Q0~Q7。 51 單片機的 ALE 信號可以直接與 74LS373 的 C連接。在 MCS51單片機系統(tǒng)中，常采用 74LS373 作為地址鎖存器使用，其連接方法如上圖所示。其中輸入端 D0~D7 接至單片機的 P0口 ，輸出端提供的是低 8 位地址， G 端接至單片機的地址鎖存允許信號 ALE。輸出允許端 E接地，表示輸出三態(tài)門一直打開。 圖 26 74LS373內(nèi)部引腳示意圖 江蘇農(nóng)牧科技職業(yè)學院論文（設計） 10 當三態(tài)允許控制端 0E為低電平時， Q0～ Q7為正常邏輯狀態(tài)，可用來驅(qū)動負載或總線。當 0E 為高電平時， Q0～ Q7 呈高阻態(tài)，即不驅(qū)動總線，也不為總線的負載，但鎖存器內(nèi)部的邏輯操作不受影響。當鎖存允許端 LE 為高電平時， Q 隨數(shù)據(jù) D 而變。當 LE 為低電平時， D 被鎖存在已建立的數(shù)據(jù)電平。當 LE 端 施密特觸發(fā)器的輸入滯后作用，使交流和直流噪聲抗擾度被改善 400mV。其真值表如表 22所示 。 表 22 74LS373 真值表 Dn LE OE Qn H H L H L H L L X L L Q0 X X H 高阻態(tài) 江蘇農(nóng)牧科技職業(yè)學院論文（設計） 11 3. 系統(tǒng)硬件設計 交通燈硬件線路圖 交通燈硬件線路圖如圖 31 所示。 圖 31 交通燈硬件線路圖 系統(tǒng)工作原理 （ 1） 開關鍵盤輸入交通燈初始時間，通過 8051 單片機 P1 輸入到系統(tǒng)。 江蘇農(nóng)牧科技職業(yè)學院論文（設計） 12 （ 2） 由 8051 單片機的定時器每秒鐘通過 P0口向 8255A 的數(shù)據(jù)口送信息，由 8255A 的PA 口顯示紅、綠、黃燈的燃亮情況；由 8255A 的 PC 口顯示每個燈的燃亮時間。 （ 3） 8051 通過設置各個信號等的燃亮時間 ,綠、紅時間分別為 60 秒、 80 秒循環(huán)由 8255A的 P0口向 8255A 的數(shù)據(jù)口輸出。 （ 4） 通過 8051 單片機的 位來控制系統(tǒng)是工作或設置初值，當牌位 0就對系統(tǒng)進行初始化，為 1系統(tǒng)就開始工作。 （ 5） 紅燈倒計時時間，當時間結(jié)束時 ,黃燈閃爍 5s后結(jié)束。 （ 6） 綠燈時間倒計時完畢，重新循環(huán)。 江蘇農(nóng)牧科技職業(yè)學院論文（設計） 13 延時方法的設定 延時方法可以有 兩種一中是利用 MCS51 內(nèi)部定時器才生溢