基于單片機(jī)的點(diǎn)陣圖形顯示設(shè)計(jì)課程設(shè)計(jì)(編輯修改稿)
2025-08-14 17:39 本頁面
【文章內(nèi)容簡(jiǎn)介】 點(diǎn) 陣的行控制引腳相連， P2 口則直接與點(diǎn)陣的列控制引腳相連。 9 電源電路的設(shè)計(jì) 電源電路采用普通集成穩(wěn)壓電路，在本設(shè)計(jì)中，由于考慮到成本問題，這部分電路就以輸出 +5V 的穩(wěn)壓電源代替。 單片機(jī)芯片的性能及功能分析 32 條可編程 I/O 線 兩個(gè) 16 位定時(shí)器 /計(jì)數(shù)器 6 個(gè)中斷源 可編程串行通道 低功耗的閑置和掉電模式 片內(nèi)振蕩器和時(shí)鐘電路 管腳說明： ① VCC：供電電壓。 GND：接地。 ② P0 口 ： P0口為一個(gè) 8 位漏級(jí)開路雙向 I/O 口，每腳可吸收 8TTL 門電流。當(dāng) P1 口的管腳第一次寫 1 時(shí)，被定義為高阻輸入。 P0能夠用于外部程序數(shù)據(jù)存儲(chǔ)器，它可以被定義為數(shù)據(jù) /地址的第八位。在 FIASH 編程時(shí)， P0 口作為原碼輸入口，當(dāng) FIASH 進(jìn)行校驗(yàn)時(shí)， P0 輸出原碼，此時(shí) P0 外部必須被拉高。 ③ P1 口： P1口是一個(gè)內(nèi)部提供上拉電阻的 8 位雙向I/O 口， P1 口緩沖器能接收輸出 4TTL 門電流。 P1 口管腳寫入 1 后，被內(nèi)部上拉為高，可用作輸入， P1口被外部下拉為低電平時(shí)，將輸出電流，這是由于內(nèi)部上拉的緣故。在 FLASH 編程 和校驗(yàn)時(shí)， P1口作為第八位地址接收。 ④ P2 口： P2口為一個(gè)內(nèi)部上拉電阻的 8 位雙向 I/O 口， P2 口緩沖器可接收，輸出 4 個(gè) TTL 門電流，當(dāng) P2 口被 10 寫“ 1”時(shí)，其管腳被內(nèi)部上拉電阻拉高，且作為輸入。并因此作為輸入時(shí)， P2 口的管腳被外部拉低，將輸出電流。這是由于內(nèi)部上拉的緣故。 P2 口當(dāng)用于外部程序存儲(chǔ)器或 16 位地址外部數(shù)據(jù)存儲(chǔ)器進(jìn)行存取時(shí)， P2 口輸出地址的高八位。在給出地址“ 1”時(shí)， 它利用內(nèi)部上拉優(yōu)勢(shì)，當(dāng)對(duì)外部八位地址數(shù)據(jù)存儲(chǔ)器進(jìn)行讀寫時(shí)， P2 口輸出其特殊功能寄存器的內(nèi)容。 P2 口在 FLASH 編程和校驗(yàn)時(shí)接收高八位地址信號(hào)和控制信號(hào)。 ⑤ P3 口： P3 口管腳是 8 個(gè)帶內(nèi)部上拉電阻的雙向 I/O 口，可接收輸出 4 個(gè) TTL 門電流。當(dāng) P3 口寫入“ 1”后，它們被內(nèi)部上拉為高電平，并用作輸入。作為輸入，由于外部下拉為低電平， P3 口將輸出電流（ ILL）這是由于上拉的緣故。 ⑥ RST：復(fù)位輸入。當(dāng)振蕩器復(fù)位器件時(shí)，要保持 RST 腳兩個(gè)機(jī)器周期的高電平時(shí)間。 ⑦ ALE/PROG：當(dāng)訪問外部存儲(chǔ)器時(shí)，地址鎖存允許的 輸出電平用于鎖存地址的地位字節(jié)。在 FLASH 編程期間，此引腳用于輸入編程脈沖。在平時(shí)， ALE 端以不變的頻率周期輸出正脈沖信號(hào)，此頻率為振蕩器頻率的 1/6。因此它可用作對(duì)外部輸出的脈沖或用于定時(shí)目的。然而要注意的是：每當(dāng)用作外部數(shù)據(jù)存儲(chǔ)器時(shí)，將跳過一個(gè) ALE 脈沖。如想禁止 ALE的輸出可在 SFR8EH 地址上置 0。此時(shí)， ALE 只有在執(zhí)行 MOVX， MOVC 指令是 ALE 才起作用。另外，該引腳被略微拉高。如果微處理器在外部執(zhí)行狀態(tài) ALE 禁止，置位無效。 ⑧ /PSEN：外部程序存儲(chǔ)器的選通信號(hào)。在由外部程序存儲(chǔ)器取指 期間，每個(gè)機(jī)器周期兩次 /PSEN 有效。但在訪問外部數(shù)據(jù)存儲(chǔ)器時(shí)，這兩次有效的 /PSEN
研究報(bào)告相關(guān)推薦
鄂ICP備17016276號(hào)-1