基于at89s52單片機數(shù)碼管時鐘顯示設計-大學畢業(yè)論文畢業(yè)設計學位論文范文模板參考資料(編輯修改稿)
2025-01-04 11:08 本頁面
【文章內(nèi)容簡介】 部分。設計框圖如圖 11 所示： 圖 11 電子時鐘設計框圖 2 時鐘系統(tǒng)的硬件設計 控制芯片的選擇 AT89S52 單片機性能與特點 （ 1） AT89S52 為 ATMEL 所生產(chǎn)的一種低功耗、高性能 CMOS8 位微控制器，具有 8K在系統(tǒng)可編程 Flsah 存儲器。 （ 2）在單片機的應用系統(tǒng)中，單片機作為一種較為簡單的計算機是嵌入到系統(tǒng)內(nèi)部，作為系統(tǒng)電路的一部分，作為系統(tǒng)實現(xiàn)數(shù)字化和智能化的關鍵部件。 AT89S52 主要功能列舉如下： ①擁有靈巧的 8位 CPU 和在系統(tǒng)可編程 Flash ②晶片內(nèi)部具時鐘振蕩器（傳統(tǒng)最高工作頻率可至 12MHz） ③內(nèi)部程序存儲器（ ROM）為 8KB ④內(nèi)部數(shù)據(jù)存儲器（ RAM）為 256 字節(jié) ⑤ 32 個可編程 I/O 口線 ⑥ 8 個中斷向量源 ⑦三 個 16 位定時器 /計數(shù)器 ⑧三級加密程序存儲器 ⑨全雙工 UART 串行通道 單片機的內(nèi)部結構 單片機為實現(xiàn)其基本功能，內(nèi)部必需要有配置輸入輸出（ I/O 口）、儲存器（ RAM 或 ROM）、運算和控制單元（ CPU）等相應的功能電路，電路內(nèi)部結構如圖 12所示： 圖 12 AT89S52內(nèi)部結構 AT89S52 引腳的功能說明 P89C5X 系列單片機有 40個引腳。其引腳圖如圖 21所示： （ 1） VCC： AT89S52 電源正端輸入，接 +5V。 （ 2） VSS：電源地端。 （ 3） XTAL1：單芯片系統(tǒng)時鐘的反相放大器輸入端。 （ 4） XTAL2：系統(tǒng)時鐘的反相放大器輸出端，一般在設計上只要在 XTAL1 和 XTAL2 上接上一只石英振蕩晶體系統(tǒng)就可以動作了，此外可以在兩引腳與地之間加入一 20PF 的小電容，可以使系統(tǒng)更穩(wěn)定，避免噪聲干擾而死機。 （ 5） RESET： AT89S52 的重置引腳，高電平動作，當要對晶片重置時，只要對此引腳電平提升至高電平并保持兩個機器周期以上的時間， AT89S51 便能完成系統(tǒng)重置的各項動作，使得內(nèi)部特殊功能寄存器之內(nèi)容均被設成已知 圖 21 AT89S52 引腳圖 狀態(tài)，并且至地址 0000H 處開始讀入程序代碼 而執(zhí)行程序。 （ 6） EA/Vpp： EA為英文 External Access的縮寫，表示存取外部程序代碼之意，低電平動作，也就是說當此引腳接低電平后，系統(tǒng)會取用外部的程序代碼（存于外部 EPROM中）來執(zhí)行程序。因此在 8031 及 8032 中， EA 引腳必須接低電平，因為其內(nèi)部無程序存儲器空間。如果是使用 8751 內(nèi)部程序空間時，此引腳要接成高電平。此外，在將程序代碼燒錄至 8751 內(nèi)部 EPROM 時，可以利用此引腳來輸入 21V 的燒錄高壓（ Vpp）。 （ 7） ALE/PROG： ALE 是英文 Address Latch Enable的縮寫，表示地址鎖存器啟用信號。 AT89S52 可以利用這支引腳來觸發(fā)外部的 8 位鎖存器（如 74LS373），將端口 0的地址總線（ A0～ A7）鎖進鎖存器中，因為 AT89S52 是以多工的方式送出地址及數(shù)據(jù)。平時在程序執(zhí)行時 ALE 引腳的輸出頻率約是系統(tǒng)工作頻率的 1/6，因此可以用來驅動其他周邊晶片的時基輸入。此外在燒錄 8751 程序代碼時，此引腳會被當成程 序規(guī)劃的特殊功能來使用。 （ 8） PSEN：此為 Program Store Enable的縮寫，其意為程序儲存啟用，當 8051 被設成為讀取外部程序代碼工作模式時（ EA=0），會送出此信號以便取得程序代碼，通常這支腳是接到 EPROM 的 OE 腳。 AT89S52 可以利用 PSEN 及 RD 引腳分別啟用存在外部的 RAM與 EPROM，使得數(shù)據(jù)存儲器與程序存儲器可以合并在一起而共用 64K 的定址范圍。 （ 9） PORT0（ ～ ）：端口 0是一個 8位寬的開路汲極（ Open Drain）雙向輸出入端口，共有 8個位， 表示位 0， 表示位 1，依此類推。其他三個 I/O 端口（ PP P3）則不具有此電路組態(tài)，而是內(nèi)部有一提升電路， P0 在當做 I/O 用時可以推動 8個 LS 的 TTL 負載。如果當 EA 引腳為低電平時（即取用外部程序代碼或數(shù)據(jù)存儲器）， P0就以多工方式提供地址總線（ A0～ A7）及數(shù)據(jù)總線（ D0～ D7）。設計者必須外加一鎖存器將端口 0 送出的地址栓鎖住成為 A0～ A7，再配合端口 2 所送出的 A8～ A15 合成一完整的16位地址總線，而定址到 64K 的外部存儲器空間。 （ 10） PORT2（ ～ ）：端口 2是具有內(nèi)部 提升電路的雙向 I/O 端口，每一個引腳可以推動 4 個 LS 的 TTL 負載，若將端口 2的輸出設為高電平時，此端口便能當成輸入 端口來使用。 P2 除了當做一般 I/O 端口使用外，若是在 AT89S52 擴充外接程序存儲器或數(shù)據(jù)存儲器時，也提供地址總線的高字節(jié) A8～ A15，這個時候 P2 便不能當做 I/O 來使用了。 （ 11） PORT1（ ～ ）：端口 1也是具有內(nèi)部提升電路的雙向 I/O 端口，其輸出緩沖器可以推動 4 個 LS TTL 負載，同樣地若將端口 1的輸出設為高電平，便是由此端口來輸入數(shù)據(jù)。如果是使用 8052 或是 8032 的話， 又當做定時器 2的外部脈沖輸
公司管理相關推薦
鄂ICP備17016276號-1