【文章內(nèi)容簡介】 片的引腳結(jié) 構(gòu)示意圖 IN0～ IN7： 8 路模擬量輸入端； D0～ D7： 8 位數(shù)字量輸出端； A、 B、 C： 3 位地址輸入線，用于選通 8 路模擬輸入中的一路； ALE：地址鎖存允許信號(hào)，輸入，高電平有效； START： A/D 轉(zhuǎn)換啟動(dòng)脈沖輸入端，輸入一個(gè)正脈沖（至少 100ns寬）使其啟動(dòng)（脈沖上升沿使 0809 復(fù)位，下降沿啟動(dòng) A/D 轉(zhuǎn)換）； EOC： A/D 轉(zhuǎn)換結(jié)束信號(hào)，輸出，當(dāng) A/D 轉(zhuǎn)換結(jié)束時(shí)，此端輸出一個(gè)高電平（轉(zhuǎn)換期間一直為低電平）； OE：數(shù)據(jù)輸出允許信號(hào)，輸入，高電平有效。當(dāng) A/D 轉(zhuǎn)換結(jié) 束時(shí)，此端輸入一個(gè)高電平，才能打開輸出三態(tài)門，輸出數(shù)字量； CLK：時(shí)鐘脈沖輸入端。要求時(shí)鐘頻率不高于 640KHZ； REF（ +）、 REF（ ）：基準(zhǔn)電壓； Vcc：電源，＋ 5V； GND：地。 芯片的使用說明 使用時(shí)，首先輸入 3 位地址，并使 ALE=1，將地址存入地址鎖存器中。此地址經(jīng)譯碼選通 8 路模擬輸入之一到比較器。 START 上升沿將逐次逼近寄存器復(fù)位。下降沿啟動(dòng) A/D 轉(zhuǎn)換，之后 EOC 輸出信號(hào)變低，指示轉(zhuǎn)換正在進(jìn)行。直到 A/D 轉(zhuǎn)換完成， EOC 變?yōu)楦唠娖?，指?A/D 轉(zhuǎn)換結(jié)束，結(jié)果數(shù)據(jù)已存入鎖存器，這個(gè)信號(hào)可用作中斷申請。當(dāng) OE 輸入高電平時(shí)，輸出三態(tài)門打開，轉(zhuǎn)換結(jié)果的數(shù)字量輸出到數(shù)據(jù)總線上 [12]。 模數(shù)轉(zhuǎn)換電路的設(shè)計(jì) 為了調(diào)試方便，在設(shè)計(jì)中加入了電位器，當(dāng) ADC0809 正常工作時(shí)，再接入傳感器進(jìn)行調(diào)試。由于 ADC0809 芯片的 時(shí)鐘頻率的要求，則需將 單片機(jī)的ALE 信號(hào)分頻再傳給 ADC0809，本設(shè)計(jì)選用兩個(gè) D 觸發(fā)器對 ALE 信號(hào)進(jìn)行分頻。 ADC0809 芯片的 8 位數(shù)字量輸出端直接接單片機(jī)的 P1口，選用通道 0 作為 模擬 量輸入端，則需將 A、 B、 C 接低電平，電路原理圖如圖 35 所示。 圖 35 A/D 轉(zhuǎn)換電路原理圖 控制系統(tǒng)的電路設(shè)計(jì) 芯片簡介 AT89C52 是 51 系列 單片機(jī) 的一個(gè)型號(hào)，它是 ATMEL 公司生產(chǎn)的。 AT89C52 是一個(gè)低電壓，高性能 CMOS 8 位單片機(jī)，片內(nèi)含 8k bytes 的可反復(fù)擦寫的 Flash 只讀程序存儲(chǔ)器和 256 bytes 的隨機(jī)存取數(shù)據(jù)存儲(chǔ)器（ RAM），器件采用 ATMEL 公司的高密度、非易失性存儲(chǔ)技術(shù)生產(chǎn)，兼容標(biāo)準(zhǔn) MCS51 指令系統(tǒng)，片內(nèi)置通用 8 位中央處理器和 Flash 存儲(chǔ)單元，功能強(qiáng)大的 AT89C52 單片機(jī)可提供許多較復(fù)雜系統(tǒng)控制應(yīng)用場合 [9]。 AT89C52 有 40 個(gè)引腳， 32 個(gè)外部雙向輸入 /輸出（ I/O）端口，同時(shí)內(nèi)含 2 個(gè)外中斷口， 3 個(gè) 16 位可編程定時(shí)計(jì)數(shù)器 ,2 個(gè)全雙工串行通信口， 2 個(gè)讀寫口線， AT89C52 可以按照常規(guī)方法進(jìn)行編程 ,但不可以在線編程 (S 系列的才支持在線編程 )。其將通用的微處理器和 Flash 存儲(chǔ)器結(jié)合在一起，特別是可反復(fù)擦寫的 Flash 存儲(chǔ)器可有效地降低開發(fā)成本 [10]。 AT89C52 有 PDIP、 PQFP/TQFP 及 PLCC 等三種封裝形式，以適應(yīng)不同產(chǎn)品的需求。本設(shè)計(jì)選取的 AT89C52P 采用的是 PDIP 封裝。 AT89C52P 為40 腳雙列直插封裝的 8 位通用微 處理器，采用工業(yè)標(biāo)準(zhǔn)的 C51 內(nèi)核，在內(nèi)部功能及管腳排布上與通用的 8xc52 相同，其主要用于會(huì)聚調(diào)整時(shí)的功能控制。功能包括對會(huì)聚主 IC 內(nèi)部寄存器、數(shù)據(jù) RAM 及外部接口等功能部件的初始化，會(huì)聚調(diào)整控制，會(huì)聚測試圖控制，紅外遙控信號(hào) IR 的接收解碼及與主板 CPU 通信等。 芯片的引腳說明 P0 口： P0 口是一組 8 位漏極開路型雙向 I/O 口，也即地址 /數(shù)據(jù)總線復(fù)用口。作為輸出口用時(shí)，每位以吸收電流的方式驅(qū)動(dòng) 8 個(gè) TTL 邏輯門電路，對端口 P0 寫 ―1‖時(shí)，可作為高阻抗輸入端用。在訪問外部數(shù)據(jù)存儲(chǔ)器 或程序存儲(chǔ)器時(shí)，這組口線分時(shí)轉(zhuǎn)換地址（低 8 位）和數(shù)據(jù)總線復(fù)用，在訪問期間激活內(nèi)部上拉電阻。在 Flash 編程時(shí)， P0 口接收指令字節(jié)，而在程序校驗(yàn)時(shí)，輸出指令字節(jié)，校驗(yàn)時(shí)，要求外接上拉電阻 [11]。 圖 36 AT89C52 芯片引腳圖 P1 口： P1 口是一個(gè)帶內(nèi)部上拉電阻的 8 位雙向 I/O 口， P1 的輸出緩沖級(jí)可驅(qū)動(dòng)（吸收或輸出電流） 4 個(gè) TTL 邏輯門電路。對端口寫 ―1‖，通過內(nèi)部上拉電阻把端口拉到高電平，此時(shí)可作輸入口。作輸入口使用時(shí)，因?yàn)閮?nèi)部存在上拉電阻，某個(gè)引腳被外部信號(hào)拉低時(shí)會(huì)輸出一個(gè)電流 (IIL)。 P2 口： P2 口是一個(gè)帶有內(nèi)部上拉電阻的 8 位雙向 I/O 口， P2 的輸出緩沖級(jí)可驅(qū)動(dòng)（吸收或輸出電流） 4 個(gè) TTL 邏輯門電路。對端口 P2 寫 ―1‖，通過內(nèi)部的上拉電阻把端口拉到高電平，此時(shí)可作輸入口，作輸入口使用時(shí)，因?yàn)閮?nèi)部存在上拉電阻，某個(gè)引腳被外部信號(hào)拉低時(shí)會(huì)輸出一個(gè)電流(IIL)。在訪問外部程序存儲(chǔ)器或 16 位地址的外部數(shù)據(jù)存儲(chǔ)器時(shí)， P2 口送出 高 8 位地址數(shù)據(jù)。在訪問 8 位地 址的外部數(shù)據(jù)存儲(chǔ)器時(shí)， P2 口輸出 P2 鎖存器的內(nèi)容。 Flash 編程或校驗(yàn)時(shí)， P2 亦接收高位地址和一些控制信號(hào)。 P3 口： P3 口是一組帶有內(nèi)部上拉電阻的 8 位雙向 I/O 口。 P3 口輸出緩沖級(jí)可驅(qū)動(dòng)（吸收或輸出電流） 4 個(gè) TTL 邏輯門電路。對 P3 口寫入 ―1‖時(shí)，它們被內(nèi)部上拉電阻拉高并可作為輸入端口。此時(shí)，被外部拉低的 P3 口將用上拉電阻輸出電流（ IIL）。 P3 口除了作為一般的 I/O 口線外，更重要的用途是它的第二功能。 P3 口還接收一些用于 Flash 閃速存儲(chǔ)器編程和程序校驗(yàn)的控制信號(hào)。 RST： 復(fù)位輸入。當(dāng)振蕩器工 作時(shí)， RST 引腳出現(xiàn)兩個(gè)機(jī)器周期以上高電平將使單片機(jī)復(fù)位。 ALE/PROG： 當(dāng)訪問外部程序存儲(chǔ)器或數(shù)據(jù)存儲(chǔ)器時(shí)， ALE（地址鎖存允許）輸出脈沖用于鎖存地址的低 8 位字節(jié)。一般情況下， ALE 仍以時(shí)鐘振蕩頻率的 1/6 輸出固定的脈沖信號(hào)，因此它可對外輸出時(shí)鐘或用于定時(shí)目的。要注意的是：每當(dāng)訪問外部數(shù)據(jù)存儲(chǔ)器時(shí)將跳過一個(gè) ALE 脈沖。對Flash 存儲(chǔ)器編程期間，該引腳還用于輸入編程脈沖（ PROG）。如有必要，可通過對特殊功能寄存器（ SFR）區(qū)中的 8EH 單元的 D0 位置位，可禁止ALE 操作。此外，該引腳會(huì)被微弱 拉高，單片機(jī)執(zhí)行外部程序時(shí)，應(yīng)設(shè)置ALE 禁止位無效。 PSEN 程序儲(chǔ)存允許（ PSEN）輸出是外部程序存儲(chǔ)器的讀選通信號(hào)，當(dāng) AT89C52 由外部程序存儲(chǔ)器取指令（或數(shù)據(jù)）時(shí)，每個(gè)機(jī)器周期兩次 PSEN 有效，即輸出兩個(gè)脈沖。在此期間，當(dāng)訪問外部數(shù)據(jù)存儲(chǔ)器，將跳過兩次 PSEN 信號(hào)。 PSEN 程序儲(chǔ)存允許（ PSEN）輸出是外部程序存儲(chǔ)器的讀選通信號(hào)，當(dāng) AT89C52 由外部程序存儲(chǔ)器取指令（或數(shù)據(jù)）時(shí)，每個(gè)機(jī)器周期兩次 PSEN 有效，即輸出兩個(gè)脈沖。在此期間，當(dāng)訪問外部數(shù)據(jù)存儲(chǔ)器，將跳過兩次 PSEN 信號(hào)。 EA/VPP： 外部訪問允許。欲使 CPU 僅訪問外部程序存儲(chǔ)器， EA 端必須保持低電平（接地）。需注意的是：如果加密位 LB1 被編程，復(fù)位時(shí)內(nèi)部會(huì)鎖存 EA 端狀態(tài)。如 EA 端為高電平（接 Vcc 端）， CPU 則執(zhí)行內(nèi)部程序存儲(chǔ)器中的指令。 Flash 存儲(chǔ)器編程時(shí)，該引腳加上 +12V 的編程允許電源 Vpp，當(dāng)然這必須是該器件是使用 12V 編程電壓 Vpp。 XTAL1： 振蕩器反相放大器的及內(nèi)部時(shí)鐘發(fā)生器的輸入端。 XTAL2： 振蕩器反相放大器的輸出端。 單片機(jī)控制電路的設(shè)計(jì) 在本次設(shè)計(jì)中， CPU控制系統(tǒng)的設(shè)計(jì)如圖 37 所示： 圖 37 CPU 電路的設(shè)計(jì)原理圖 包含了復(fù)位電路、振蕩電路， P0 口作為 LCD1602 的數(shù)據(jù)端， P1 口作為 A/D轉(zhuǎn)換后的信號(hào)輸入端， P2 口作為報(bào)警電路、鍵盤電路及 LCD1602 的控制接口。 顯示系統(tǒng)電路的設(shè)計(jì) 液晶顯示簡介 液晶顯示的原理是利用液晶的物理特性，通過電壓對其顯示區(qū)域進(jìn)行控制，有電就有顯示，這樣即可以顯示出圖形。液晶顯示器具有厚度薄、適用于大規(guī)模 集成電路直接驅(qū)動(dòng)、易于實(shí)現(xiàn)全彩色顯示的特點(diǎn)，目前已經(jīng)被廣泛應(yīng)用在便攜式電腦、數(shù)字?jǐn)z像機(jī)、 PDA 移動(dòng)通信工具等眾多領(lǐng)域 。 液晶顯示的分類方法有很多種，通?？砂雌滹@示方式分為段式、字符式、點(diǎn)陣式等。除了黑白顯示外，液晶顯示器還有多灰度有彩色顯示等。如果根據(jù)驅(qū)動(dòng)方式來分，可以分為靜態(tài)驅(qū)動(dòng)（ Static）、單純矩陣驅(qū)動(dòng)（ Simple Matrix）和主動(dòng)矩陣驅(qū)動(dòng)（ Active Matrix）三種。本設(shè)計(jì)采用的是字符式。 用 LCD顯示一個(gè)字符時(shí)比較復(fù)雜，因?yàn)橐粋€(gè)字符由 68 或 88 點(diǎn)陣組成，既要找到和顯示屏幕上某幾個(gè)位置對應(yīng)的顯示 RAM 區(qū)的 8 字節(jié)，還要使每字節(jié)的不同位為 ―1‖，其它的為 ―0‖，為 ―1‖的點(diǎn)亮，為 ―0‖的不亮。這樣一 來就組成某個(gè)字符。但由于內(nèi)帶字符發(fā)生器的控制器來說，顯示字符就比較簡單了，可以讓控制器工作在文本方式，根據(jù)在 LCD 上開始顯示的行列號(hào)及每行的列數(shù)找出顯示RAM 對應(yīng)的地址，設(shè)立光標(biāo)，在此送上該字符對應(yīng)的代碼即可 [13]。 的結(jié)構(gòu)及引腳功能 LCD1602 的結(jié)構(gòu)如下圖所示： 圖 38 LCD1602 的結(jié)構(gòu)圖 第 1 腳： VSS 為地電源。 第 2 腳： VDD 接 5V正電源。 第 3 腳： VL 為液晶顯示器對比度調(diào)整端，接正電源時(shí)對比度最弱，接地時(shí)對比度最高，對比度過高時(shí)會(huì)產(chǎn)生 ―鬼影 ‖，使用時(shí)可以通過 一個(gè) 10K 的電位器調(diào)整對比度。 第 4腳： RS為寄存器選擇，高電平時(shí)選擇數(shù)據(jù)寄存器、低電平時(shí)選擇指令寄存器。 第 5 腳： R/W 為讀寫信號(hào)線，高電平時(shí)進(jìn)行讀操作，低電平時(shí)進(jìn)行寫操作。當(dāng) RS 和 R/W 共同為低電平時(shí)可以寫入指令或者顯示地址，當(dāng) RS 為低電平 R/W為高電平時(shí)可以讀忙信號(hào)，當(dāng) RS 為高電平 R/W 為低電平時(shí)可以寫入數(shù)據(jù)。 第 6 腳： E 端為使能端，當(dāng) E 端由高電平跳變成低電平時(shí)，液晶模塊執(zhí)行命令。 第 7～ 14 腳： D0～ D7 為 8 位雙向數(shù)據(jù)線。 第 15 腳：背光源正極。 第 16 腳：背光源負(fù)極 顯示電路的硬件設(shè)計(jì) LCD1602 的電路設(shè)計(jì)如下圖所示： 圖 38 LCD1602 的結(jié)構(gòu)圖 其中數(shù)據(jù)口接單片機(jī)的 P0 口， E 接 ， RS 接 ， RW 接 。 報(bào)警電路的設(shè)計(jì) 本設(shè)計(jì)采用蜂鳴器作為報(bào)警器，從而實(shí)現(xiàn)閾值報(bào)警功能。其設(shè)計(jì)電路如圖39所示，將蜂鳴器的正極接 VCC，負(fù)極接三極管 8550的集電極， 8550的基極串聯(lián)一個(gè) 2K 的電阻再接到 CPU的 口，當(dāng) 為高電平時(shí)， 8550 無法導(dǎo)通，蜂鳴器不叫，當(dāng) 為低電平時(shí)， 8550 導(dǎo)通，蜂鳴器 報(bào)警 。 圖 38 LCD1602 的結(jié)構(gòu)圖 圖 39 報(bào)警電路原理圖 4 軟件設(shè)計(jì) 主程序的設(shè)計(jì) 主程序設(shè)計(jì)的流程如下圖所示，開機(jī)后先對 LCD1602 進(jìn)行初始化，并顯示單價(jià)及上限閾值，接下去則循環(huán)采集 AD 數(shù)據(jù)及鍵盤程序。 開 始LCD1602初 始 化顯 示 初 始 化AD數(shù) 據(jù) 采 集及 處 理鍵 盤 掃 描 及 處 理 圖 41 主程序流程圖 數(shù)據(jù)采集及處理子程序的設(shè)計(jì) 數(shù)據(jù)采集由 ADC0809 芯片來完成，主要分為啟動(dòng)、讀取數(shù)據(jù)、等待轉(zhuǎn)換結(jié)束、讀出轉(zhuǎn)換結(jié)果、采集的數(shù) 據(jù)求和、取平均（退出）幾個(gè)步驟。 ADC0809 初始 化后，就具有了將某一通道輸入的 0～ 5V模擬信號(hào)轉(zhuǎn)換成對應(yīng)的數(shù)字量0x00~0xff，然后再存入指定緩沖單元中。其轉(zhuǎn)換方式可以采用程序查詢方式，延時(shí)等待方式和中斷方式三