【文章內(nèi)容簡(jiǎn)介】 PCI 總線技術(shù)為 CPU 和板上外設(shè)之間提供方便的高速通信連接，工作頻率為 33MHz( 支持 66MHz)。 PCI 對(duì)于連接到它上面的器件是具有即插即用的高速總線。從理論上來(lái)說(shuō)，可以 有多達(dá) 256 個(gè) PCI功能器件同時(shí)掛到一個(gè) PCI 總線上。但由于總線負(fù)載問(wèn)題，同一個(gè) PCI總線上只能掛 4 到 8 個(gè)器件。價(jià)廉的 PCI 芯片組和廣泛應(yīng)用的 PCI 外設(shè)可以促使 PCI 總線成為嵌入式領(lǐng)域的事實(shí)上的總線標(biāo)準(zhǔn)。 3. USB 總線 通用串行總線 (USB)是一種外設(shè)總線標(biāo)準(zhǔn)。它為所有的 USB 外設(shè)提供一種通用的連接，其數(shù)據(jù)率為 12Mbits/S。 USB 特別適合于需要高數(shù)據(jù)率和易于即插即用的應(yīng)用。需要保證帶寬和有限執(zhí)行時(shí)間的應(yīng)用包括PC 電話和其他語(yǔ)音及視頻通信應(yīng)用。除了這些新的多媒體設(shè)備外， USB也用于傳統(tǒng)的 I/O 設(shè)備。 4. IEEE1394 高速串行總線 IEEE1394 是高速串行總線，其數(shù)據(jù)率為 25400Mbits/s，它是作為通用外設(shè)串行總線而設(shè)計(jì)的。纜線型 1394 總線可支持 63 個(gè)器件。纜線越長(zhǎng)它所能夠處理的數(shù)據(jù)率就越低。一般長(zhǎng)度為幾米， IEEE1394 和 USB都是串行協(xié)議，然而 USB 和 IEEE1394 比其競(jìng)爭(zhēng)技術(shù)由更大的技術(shù)互補(bǔ)性， USB 屬于低帶寬到中帶寬，而 IEEE1394 屬于中到高帶寬。 智能電能表的軟件設(shè)計(jì)方法 智能電能表硬件電路確定之后，儀器的主要功能由軟件實(shí)現(xiàn)。相應(yīng)的軟件有采集、采集控制、數(shù)據(jù)處 理、顯示、結(jié)果打印等。智能電能表的軟件設(shè)計(jì)需要有一個(gè)細(xì)致全面的過(guò)程。一般先是清楚的列出智能電能表系統(tǒng)各系統(tǒng)部件與軟件設(shè)計(jì)的有關(guān)特點(diǎn)，并進(jìn)行定義和說(shuō)明，以作為軟件設(shè)計(jì)的根據(jù)。在此基礎(chǔ)上寫出軟件的功能流程圖，程序流程圖。再將程序流程圖的一列操作用機(jī)器碼或匯編語(yǔ)言或高級(jí)語(yǔ)言譯成處理器能處理的機(jī)器代碼。查錯(cuò)和調(diào)試是智能電能表軟件設(shè)計(jì)中找出并改正邏輯錯(cuò)誤或與硬件有關(guān)的程序錯(cuò)誤的關(guān)鍵。在所有的工作完成之后還要進(jìn)行文件編制。 基于單片機(jī)的智能電表的設(shè)計(jì) 9 圖 智能電能表的典型結(jié)構(gòu)圖 如圖 所示智能電能表的軟件結(jié)構(gòu)按功能可分為準(zhǔn)備程序、鍵 功能程序和系統(tǒng)控制程序。同時(shí)，為了與軟件結(jié)構(gòu)相配合，還必須將程序存儲(chǔ)器 (ROM)和數(shù)據(jù)存儲(chǔ)器 (RAM)實(shí)現(xiàn)規(guī)劃。 基于單片機(jī)的智能電表的設(shè)計(jì) 10 智能電能表的抗干擾方法 智能電能表是以微處理器為核心的微機(jī)測(cè)量控制系統(tǒng)，因此智能電能表在許多場(chǎng)合都是與計(jì)算機(jī)控制系統(tǒng)或 DCS(集散控制系統(tǒng) )聯(lián)系在一起的。智能電能表在不同的應(yīng)用場(chǎng)合所受到干擾也各不相同，當(dāng)儀器在運(yùn)行時(shí)所受到的干擾超過(guò)一定限度時(shí)就會(huì)嚴(yán)重影響智能電能表的可靠性，甚至嚴(yán)重影響工業(yè)生產(chǎn)現(xiàn)場(chǎng)，因此在設(shè)計(jì)智能電能表時(shí)要注意智能電能表的抗干擾設(shè)計(jì)。 微機(jī)測(cè)控系統(tǒng)的抗干擾技術(shù)在智能電能表 的抗干擾技術(shù)中是同樣適用的，主要分為硬件抗干擾技術(shù)和軟件抗干擾技術(shù)。 硬件抗干擾技術(shù)主要包括濾波技術(shù) (無(wú)源濾波和有源濾波 )、去耦技術(shù)、屏蔽技術(shù)、隔離技術(shù)、接地技術(shù)等。 竄入智能電能表的干擾，其頻譜往往很寬，且具有隨機(jī)性，采用硬件抗干擾方法，只能抑制某個(gè)頻率段的干擾，仍有一些干擾會(huì)侵入系統(tǒng)。因此，除了采取硬件抗干擾方法外，還要采取軟件抗干擾措施。為確保CPU 中的程序正常運(yùn)行，常常采用如下抗干擾措施 :軟件濾波 (數(shù)字濾波技術(shù) )可以剔除模擬輸入信號(hào)中的虛假信號(hào)，求取真值； 除了可以使用硬件看門狗電路強(qiáng)制單片機(jī)從死機(jī) 狀態(tài)回復(fù)到正常運(yùn)行外，還可以采用軟件看門狗電路或軟硬結(jié)合的看門狗技術(shù)。軟件看門狗技術(shù)的基本思路是 :在主程序中對(duì) T0 中斷服務(wù)程序進(jìn)行監(jiān)視 。在 T1 中斷服務(wù)程序中對(duì)主程序進(jìn)行監(jiān)視； T0 中斷監(jiān)視 T1 中斷。 基于單片機(jī)的智能電表的設(shè)計(jì) 11 3 智能電能表的硬件設(shè)計(jì) 電能表概述 電能表是一種計(jì)量某一段時(shí)間內(nèi)通過(guò)的電能的累積值的表計(jì)。 電子式電能表，也稱為靜止式電能表，它也就是“電流和電壓在固態(tài) (電子 )器件中作用而產(chǎn)生與瓦時(shí)數(shù)成比率輸出的儀表”。這里主要介紹根據(jù)智能小區(qū)家庭型用戶電能計(jì)量系統(tǒng)的要求設(shè)計(jì)的一種智能型多功能復(fù)費(fèi)率電能表。復(fù)費(fèi)率電 能表是一種根據(jù)用電的峰時(shí)、平時(shí)、谷時(shí)各時(shí)段的設(shè)定值計(jì)算用戶總的用電量和峰時(shí)、平時(shí)、谷時(shí)的用電量的電能表，使供電局能實(shí)施峰時(shí)、平時(shí)、谷時(shí)各時(shí)段不同的計(jì)費(fèi)標(biāo)準(zhǔn)。用經(jīng)濟(jì)手段鼓勵(lì)用戶在低谷時(shí)段用電。這也正好符合電力計(jì)費(fèi)系統(tǒng)提出的分時(shí)段計(jì)費(fèi)的要求。電子式的復(fù)費(fèi)率電能表一般使用單片機(jī)對(duì)電能脈沖進(jìn)行分時(shí)段計(jì)算處理，同時(shí)具有有效的參數(shù)設(shè)定。 電能表的總體方案設(shè)計(jì) 此多功能復(fù)費(fèi)率電能表具有如下功能 : 1. 通過(guò)單片機(jī)擴(kuò)展的數(shù)據(jù)存儲(chǔ)器可以存儲(chǔ)本月、上月、上上月的各月電量，能存儲(chǔ)各月峰時(shí)、平時(shí)、谷時(shí)各時(shí)段的用電量，并能通 過(guò)液晶顯示器顯示各自的數(shù)值； 2. 具有欠壓斷電保護(hù)、欠費(fèi)停電保護(hù)功能； 3. 具有在過(guò)電壓、過(guò)電流和欠壓斷電保護(hù)后用戶自己送電的功能； 本次設(shè)計(jì)中所設(shè)計(jì)的整個(gè)電能計(jì)量系統(tǒng)主要由電能表構(gòu)成。電能表部分應(yīng)包括電流傳感器、電壓傳感器、電能計(jì)量芯片、顯示器件、按鍵開(kāi)關(guān)時(shí)鐘 /日歷芯片、看門狗電路、擴(kuò)展數(shù)據(jù)存儲(chǔ)器以及用于通斷電控制用的小功率交流開(kāi)關(guān)。 基于單片機(jī)的智能電表的設(shè)計(jì) 12 圖 電能表硬件整體框圖 上圖 表明了電能表的硬件設(shè)計(jì)方案。其中，電能表部分需要電流互感器、電壓互感器把照明電路中的 22OV 電壓和大電流 (10A)變換成電能計(jì)量芯片所要求的輸入電壓和輸入電流范圍之內(nèi)。電能計(jì)量芯片根據(jù)其內(nèi)部的瞬時(shí)電壓和瞬時(shí)電流計(jì)算瞬時(shí)功率，再輸出脈沖驅(qū)動(dòng)機(jī)械式計(jì)數(shù)器或者步進(jìn)電機(jī)計(jì)算用電電量。根據(jù)此方案設(shè)計(jì)的復(fù)費(fèi)率電能表系統(tǒng)的硬件原理在以下幾節(jié)詳細(xì)說(shuō)明。 基于單片機(jī)的智能電表的設(shè)計(jì) 13 電能表的控制芯片 AT89C51 圖 AT89C51 引腳結(jié)構(gòu)圖 AT89C51 是一種帶 4K 字 節(jié)閃存可編程可擦除只讀存儲(chǔ)器的低電壓、高性能 CMOS 8 位微處理器，俗稱單片機(jī)，很多嵌入式控制系統(tǒng)提供了一種靈活性高且價(jià)廉的方案，其引腳排列如圖 所示： 單片微控制器、微處理器 單片微控制器 (microcontroller)是將計(jì)算機(jī)的基本環(huán)節(jié)如中央處理器 (CPU)、存儲(chǔ)器、輸入輸出接口等集成在一起，并能協(xié)調(diào)完成獨(dú)立控制、運(yùn)算等工作。我們常常也叫它單片機(jī)。隨著電子技術(shù)和制造工藝的飛速發(fā)展，單片微控制器行業(yè)百花齊放，并已滲入到人類生活中的各個(gè)角落。其組成為： ?4K 字節(jié)可編程閃爍存儲(chǔ)器 ?數(shù)據(jù)保留時(shí)間： 10 年 ?全靜態(tài)工作： 0Hz24MHz ?三級(jí)程序存儲(chǔ)器鎖定 ?128 8 位內(nèi)部 RAM ?32 可編程 I/O 線 基于單片機(jī)的智能電表的設(shè)計(jì) 14 ?兩個(gè) 16 位定時(shí)器 /計(jì)數(shù)器 ?5 個(gè)中斷源 ?可編程串行通道 ?低功耗的閑置和掉電模式 ?片內(nèi)振蕩器和時(shí)鐘電路 AT89C51 各主要引腳功能： VCC：供電電壓。 GND：接地。 P0 口： P0 口為一個(gè) 8 位漏級(jí)開(kāi)路雙向 I/O 口，每腳可吸收 8TTL門電流。當(dāng) P0 口的管腳第一次寫 1 時(shí)，被定義為高阻輸入。 P0 能夠用于外部程序數(shù)據(jù)存儲(chǔ)器，它可以被定義為數(shù)據(jù) /地址的第八位。在 FIASH編程時(shí)， P0 口作為原碼輸入口，當(dāng) FIASH 進(jìn)行校驗(yàn)時(shí)， P0 輸出原碼，此時(shí) P0 外部必須被拉高。 P1 口： P1 口是一個(gè)內(nèi)部提供上拉電阻的 8 位雙向 I/O 口， P1 口緩沖器能接收輸出 4TTL 門電流。 P1 口管腳寫入 1 后，被內(nèi)部上拉為高，可用作輸入， P1 口被外部下拉為低電平時(shí)，將輸出電流，這是由于內(nèi)部上拉的緣故。在 FLASH 編程和校驗(yàn)時(shí)， P1 口作為第八位地址接收。 P2 口： P2 口為一個(gè)內(nèi)部上拉電阻的 8 位雙向 I/O 口， P2 口緩沖器可接收，輸出 4 個(gè) TTL 門電流，當(dāng) P2 口被寫“ 1”時(shí)，其管腳被內(nèi)部上拉電阻拉高，且作為輸入。并因此作為輸入 時(shí)， P2 口的管腳被外部拉低，將輸出電流。這是由于內(nèi)部上拉的緣故。 P2 口當(dāng)用于外部程序存儲(chǔ)器或 16 位地址外部數(shù)據(jù)存儲(chǔ)器進(jìn)行存取時(shí)， P2 口輸出地址的高八位。在給出地址“ 1”時(shí)，它利用內(nèi)部上拉優(yōu)勢(shì)，當(dāng)對(duì)外部八位地址數(shù)據(jù)存儲(chǔ)器進(jìn)行讀寫時(shí)， P2 口輸出其特殊功能寄存器的內(nèi)容。 P2 口在FLASH 編程和校驗(yàn)時(shí)接收高八位地址信號(hào)和控制信號(hào)。 P3 口： P3 口管腳是 8 個(gè)帶內(nèi)部上拉電阻的雙向 I/O 口，可接收輸出 4 個(gè) TTL 門電流。當(dāng) P3 口寫入“ 1”后，它們被內(nèi)部上拉為高電平，并用作輸入。作為輸入，由于外部下拉為低電平， P3 口將輸出電 流（ ILL）這是由于上拉的緣故。 P3 口也可作為 AT89C51 的一些特殊功能口，如下所示： P3 口管腳 備選功能 基于單片機(jī)的智能電表的設(shè)計(jì) 15 P30 RXD（串行輸入口） P31 TXD（串行輸出口） P32 /INT0（外部中斷 0） P33 /INT1（外部中斷 1） P34 T0（記時(shí)器 0 外部輸入） P35 T1（記時(shí)器 1 外部輸入） P36 /WR（外部數(shù)據(jù)存儲(chǔ)器寫選通） P37 /RD（外部數(shù)據(jù)存儲(chǔ)器讀選通） P3 口同時(shí)為閃爍編程和編程校驗(yàn)接收一些控制信號(hào)。 RST：復(fù)位輸入。當(dāng)振蕩器復(fù)位器件時(shí)，要保持 RST 腳兩個(gè)機(jī)器周期的高電平 時(shí)間。 PSEN：外部程序存儲(chǔ)器的選通信號(hào)。在由外部程序存儲(chǔ)器取指期間，每個(gè)機(jī)器周期兩次 /PSEN 有效。但在訪問(wèn)外部數(shù)據(jù)存儲(chǔ)器時(shí)，這兩次有效的 /PSEN 信號(hào)將不出現(xiàn)。 EA/VP：當(dāng) /EA 保持低電平時(shí)，則在此期間外部程序存儲(chǔ)器（ 0000HFFFFH），不管是否有內(nèi)部程序存儲(chǔ)器。注意加密方式 1 時(shí)，/EA 將內(nèi)部鎖定為 RESET；當(dāng) /EA 端保持高電平時(shí)，此間內(nèi)部程序存儲(chǔ)器。在 FLASH 編程期間，此引腳也用于施加 12V 編程電源（ VPP）。 X1：反向振蕩放大器的輸入及內(nèi)部時(shí)鐘工作電路的輸入。 X2：來(lái)自反向振蕩器 的輸出。 電能計(jì)量芯片 在電子式電能表中使用得比較多的電能計(jì)量專用芯片有： CS546OA以及 AD7755 等等。從性能上來(lái)比較 CS546OA 比 AD7755 增加了如下功能 :具有片內(nèi)看門狗定時(shí)器與內(nèi)部電源監(jiān)視器；具有瞬時(shí)電流、瞬時(shí)電壓、瞬時(shí)功率、電流有效值、電壓有效值、功率有效值測(cè)量及電能計(jì)量功能；提供了外部復(fù)位引腳；雙向串行接口與內(nèi)部寄存器陣列可以方便地與微處理器相連接；外部時(shí)鐘最高頻率可達(dá) 20MHz；具有功率方向輸出指示。這些增加的功能更加便于與微控制器接口，并能方便地實(shí)現(xiàn)電壓、電流、功率的測(cè)量和用電 量累積等功能。據(jù)此選擇 CS5460A作為電能計(jì)量芯片更能實(shí)現(xiàn)各種電參數(shù)的測(cè)量。 基于單片機(jī)的智能電表的設(shè)計(jì) 16 CS5460A 的性能 1. 能量數(shù)據(jù)精確度 :在 1000:1 動(dòng)態(tài)范圍內(nèi)精確度為 %； 2. 芯片功能 :可以測(cè)量電能， I?U， 、和 ，具有電能與脈沖轉(zhuǎn)換功能； 3. 通過(guò)串行 EEPROM 實(shí)現(xiàn)智能“自引導(dǎo)”，不需要微控制器； 4. AC 或 DC 系統(tǒng)校準(zhǔn)； 5. 可驅(qū)動(dòng)機(jī)計(jì)度器 /步進(jìn)馬達(dá)； 6. 能量消耗小于 12mw； 7. 為分流傳感器提供優(yōu)化的接口； 8. 具有相補(bǔ)償功能； 9. 為單電源提供地參考信號(hào)； 10. 芯片上帶有 基準(zhǔn)電壓 (最大溫漂 60Ppm/ )； 11. 具有簡(jiǎn)單的三線數(shù)字串行接口； CS5460A 管腳說(shuō)明 CS546OA 芯片有 24 個(gè)引腳。它的管腳分布如圖 所示。各管腳功能說(shuō)明如下 : 圖 CS5460A 的引腳圖 基于單片機(jī)的智能電表的設(shè)計(jì) 17 XOUT、 XIN:系統(tǒng)時(shí)鐘輸出引腳和系統(tǒng)時(shí)鐘輸入引腳。這兩個(gè)引腳接 的晶振 CS5460A 提供系統(tǒng)時(shí)鐘，并通過(guò)片內(nèi)的分頻單元的分頻得到相應(yīng)的時(shí)鐘頻率。另外也可通過(guò) XIN 引腳使用外部的CMOS 時(shí)鐘為 CS5460A 提供系統(tǒng)時(shí)鐘。 CPUCLK:片內(nèi)振蕩器輸出引腳。輸出的時(shí)鐘頻率可以驅(qū)動(dòng)一個(gè)標(biāo)準(zhǔn)的 CMOS 負(fù)載。 SCLK:串行時(shí)鐘輸入引腳。在這個(gè)引腳上輸入的時(shí)鐘信號(hào)確定 SDI和 SDO 引腳上的數(shù)據(jù)輸入輸出速率。在片內(nèi)與此引腳相連的是一個(gè)施密特觸發(fā)器，其允許通過(guò)具有慢上升時(shí)間的信號(hào)通過(guò)。僅在 有效時(shí)才識(shí)別時(shí)鐘信號(hào)。 SDO:串行數(shù)據(jù)輸出引腳。 :片選引腳。 MODE:模式選擇引腳。當(dāng)為邏輯高電平時(shí)， CS5460A 可在一個(gè)外部串行 EEPROM的幫助下執(zhí)行自引導(dǎo)功能接收命令和設(shè)置 。當(dāng)為邏輯低電平時(shí)， CS546OA 可與微處理器或微控制器進(jìn)行數(shù)據(jù)交換。此引腳懸空時(shí)為低電平。 :中斷輸出引腳。 :電能輸出引腳。 :電能方向指示引腳。當(dāng)電能輸 出為負(fù)時(shí)此引腳輸出一脈沖。 SDI:串行數(shù)據(jù)輸入引腳。 VIN+、 VIN:電壓通道的差分模擬輸入引腳。 VREFOUT:參考電壓輸出引腳。此引腳的電壓相對(duì)于 VA 為 。 VREFIN:參考電壓輸入引腳。輸入此引腳的電壓作為調(diào)節(jié)器的參考電壓。 I