【文章內(nèi)容簡(jiǎn)介】 是現(xiàn)在的娛樂(lè)級(jí)聲卡為了降低成本，通常都采用 SCR 將輸出的采樣頻率固定在 48kHz，但是 SRC 會(huì)對(duì)音質(zhì)帶來(lái)?yè)p害，而且現(xiàn)在的娛樂(lè)級(jí)聲卡都沒(méi)有很好地解決這個(gè)問(wèn)題?，F(xiàn)在應(yīng)用最廣泛的是石英晶體振蕩器。 石英晶體振蕩器是一種高精度和高穩(wěn)定度的振蕩器，石英晶體振蕩器也稱石英晶體諧振器，它用來(lái)穩(wěn)定頻率和選擇頻率，是一種可以取代 LC 諧振回路的晶體諧振元件。石英晶體振蕩器廣泛地應(yīng)用 在電視機(jī)、影碟機(jī)、錄像機(jī)、無(wú)線通訊設(shè)備、電子鐘表、單片機(jī)、數(shù)字儀器儀表等電子設(shè)備中。為數(shù)據(jù)處理設(shè)備產(chǎn)生時(shí)鐘信號(hào)和為特定系統(tǒng)提供基準(zhǔn)信號(hào)。在單片機(jī)中為其提供時(shí)鐘頻率。 石英晶體振蕩器是利用石英晶體（二氧化硅的結(jié)晶體）的壓電效應(yīng)制成的一種諧振器件，它的基本構(gòu)成大致是：從一塊石英晶體上按一定方位角切下薄片（簡(jiǎn)稱為晶片，它可以是正方形、矩形或圓形等），在它的兩個(gè)對(duì)應(yīng)面上涂敷上銀層用作電極使用，在每個(gè)電極上各焊一根引線接到管腳上，再加上封裝外殼就構(gòu)成了石英晶體諧振器，簡(jiǎn)稱為石英晶體或晶體、晶振。其產(chǎn)品一般用金屬外殼封 裝，也有用玻璃殼、陶瓷或塑料封裝的。只要在晶體振子板極上施加交變電壓，就會(huì)使晶片產(chǎn)生機(jī)械變形振動(dòng)，此現(xiàn)象即所謂逆壓電效應(yīng)。當(dāng)外加電壓頻率等于晶體諧振器的固有頻率時(shí)，就會(huì)發(fā)生壓電諧振，從而導(dǎo)致機(jī)械變形的振幅突然增大。 本設(shè)計(jì)中采用 12MHZ 做系統(tǒng)的外部晶振。電容取值為 20pF。 9 AT24C02 串行 EEPROM 如圖 32 為 AT24C02 的芯片引腳圖。 圖 32 AT24C01 的芯片引腳圖 特點(diǎn)：低壓和標(biāo)準(zhǔn)電壓運(yùn)行模式 – (VCC = to ) – (VCC = to ) 內(nèi)建 128x8 存儲(chǔ)序列 2 線制串行接口 雙向數(shù)據(jù)傳送協(xié)議 100kHz(,) 和 400kHz(5V)兼容 寫同步時(shí)鐘 (最大 10ms) 高可靠性 極限： 1M 寫時(shí)鐘周期 數(shù)據(jù)保存 :100 年 不斷推進(jìn)的芯片等級(jí)擴(kuò)大了設(shè)備的可用溫度范圍 8 腳 PDIP,8 腳 JEDEC SOIC 和 8 腳 TSSOP 封裝 描述： AT24C02 提供電可擦除的串行 1024 位存儲(chǔ)或可編程只讀存儲(chǔ)器(EEPROM)128 字 (8 位 /字 )。 芯片在低壓的工業(yè)與商業(yè)應(yīng)用中進(jìn)行了最優(yōu)化。 AT24C02 的封裝為 8 腳PDIP、 8 腳 JEDEC SOIC、 8 腳 TSSOP，通過(guò) 2 線制串行接口進(jìn)行數(shù)據(jù)傳輸。另外 ,整個(gè)系列有 ( 至 )和 ( 至 )兩個(gè)版本。 設(shè)備操作： C L O C K 和 D A T A 變化 ： SDA 管腳通常外部要拉高。 SDA 管腳上的數(shù)據(jù)只能在 SCL 低期間改變。數(shù)據(jù)在 SCL 高期間改變定義為一個(gè)開始或停止信號(hào)。 10 開始狀態(tài) ：在任何操作之前必須有一個(gè)開始信號(hào) 在 SCL 為高時(shí) SDA 上產(chǎn)生一個(gè)下降沿。 停止?fàn)顟B(tài) ： SCL 為高時(shí) SDA 產(chǎn)生一個(gè)上升沿是停止 信號(hào)，停止信號(hào)后將停止所有通信。 在一個(gè)讀的序列之后，停止信號(hào)將讓 EEPROM 進(jìn)入備用電源模式。 I2C 總線說(shuō)明 I2C (Inter Integrated Circuit)總線是一種由 PHILIPS 公司開發(fā)的兩線式串行總線，用于連接微控制器及其外圍設(shè)備。 I2C 總線產(chǎn)生于在 80 年代，最初為音頻和視頻設(shè)備開發(fā)，如今主要在服務(wù)器管理中使用，其中包括單個(gè)組件狀態(tài)的通信。例如管理員可對(duì)各個(gè)組件進(jìn)行查詢，以管理系統(tǒng)的配置或掌握組件的功能狀態(tài)，如電源和系統(tǒng)風(fēng)扇?？呻S時(shí)監(jiān)控內(nèi)存、硬盤、網(wǎng)絡(luò)、系統(tǒng)溫度等多個(gè)參數(shù)，增加了系統(tǒng)的安全性，方便了管理。 [4] 1. I2C 總線的硬件結(jié)構(gòu) I2C 串行總線一般有兩根信號(hào)線，一根是雙向的數(shù)據(jù)線 SDA，另一根是時(shí)鐘線 SCL。所有接到 I2C 總線設(shè)備上的串行數(shù)據(jù) SDA 都接到總線的 SDA 上，各設(shè)備的時(shí)鐘線 SCL 接到總線的 SCL 上。 為了避免總線信號(hào)的混亂，要求各設(shè)備連接到總線的輸出端時(shí)必須是開漏輸出或集電極開路輸出。設(shè)備上的串行數(shù)據(jù)線 SDA 接口電路應(yīng)該是雙向的，輸出電路用于向總線上發(fā)送數(shù)據(jù)，輸入電路用于接收總線上的數(shù)據(jù)。而串行時(shí)鐘線也應(yīng)是雙向的，作為控制總線數(shù)據(jù)傳送的主機(jī)，一方面要通過(guò) SCL 輸出電路發(fā)送時(shí)鐘信號(hào)，另一方面還要檢測(cè)總線上的 SCL 電平，以決定什么時(shí)候發(fā)送下一個(gè)時(shí)鐘脈沖電平；作為接受主機(jī)命令的從機(jī)，要按總線上的 SCL 信號(hào)發(fā)出或接收SDA 上的信號(hào)，也可以向 SCL 線發(fā)出低電平信號(hào)以延長(zhǎng)總線時(shí)鐘信號(hào)周期?？偩€空閑時(shí)，因各設(shè)備都是開漏輸出，上拉電阻 RP 使 SDA 和 SCL 線都保持高電平。任一設(shè)備輸出的低電平都將使相應(yīng)的總線信號(hào)線變低，也就是說(shuō)：各設(shè)備的SDA 是 “ 與 ” 關(guān)系， SCL 也是 “ 與 ” 關(guān)系。 總線對(duì)設(shè)備接口電路的制造工藝和電平都沒(méi)有特殊的要求（ NMOS、 CMOS都可以兼容）。在 I2C 總線上 的數(shù)據(jù)傳送率可高達(dá)每秒 十 萬(wàn)位，高速方式時(shí)在每秒四十萬(wàn)位以上。另外，總線上允許連接的設(shè)備數(shù)以其電容量不超過(guò) 400pF 為限。 總線的運(yùn)行（數(shù)據(jù)傳輸）由主機(jī)控制。所謂主機(jī)是指啟動(dòng)數(shù)據(jù)的傳送（發(fā)出啟動(dòng)信號(hào)）、發(fā)出時(shí)鐘信號(hào)以及傳送結(jié)束時(shí)發(fā)出停止信號(hào)的設(shè)備，通常主機(jī)都是微處理器。被主機(jī)尋訪的設(shè)備稱為從機(jī)。為了進(jìn)行通訊，每個(gè)接到 I2C 總線的設(shè) 11 備都有一個(gè)唯一的地址，以便于主機(jī)尋訪。主機(jī)和從機(jī)的數(shù)據(jù)傳送，可以由主機(jī)發(fā)送數(shù)據(jù)到從機(jī)，也可以由從機(jī)發(fā)到主機(jī)。凡是發(fā)送數(shù)據(jù)到總線的設(shè)備稱為發(fā)送器，從總線上接收數(shù)據(jù)的設(shè)備被稱為接受器。 I2C 總線上允許連接多個(gè)微處理器以及各種外圍設(shè)備，如存儲(chǔ)器、 LED 及LCD 驅(qū)動(dòng)器、 A/D 及 D/A 轉(zhuǎn)換器等。為了保證數(shù)據(jù)可靠地傳送，任一時(shí)刻總線只能由某一臺(tái)主機(jī)控制，各微處理器應(yīng)該在總線空閑時(shí)發(fā)送啟動(dòng)數(shù)據(jù)，為了妥善解決多臺(tái)微處理器同時(shí)發(fā)送啟動(dòng)數(shù)據(jù)的傳送（總線控制權(quán)）沖突，以及決定由哪一臺(tái)微處理器控制總線的問(wèn)題， I2C 總線允許連接不同傳送速率的設(shè)備。多臺(tái)設(shè)備之間時(shí)鐘信號(hào)的同步過(guò)程稱為同步化。 2. I2C 總線工作原理： 總線的構(gòu)成及信號(hào)類型 ： I2C 總線是由數(shù)據(jù)線 SDA 和時(shí)鐘 SCL 構(gòu)成的串行總線，可 發(fā)送和接收數(shù)據(jù)。在 CPU 與被控 IC 之間、 IC 與 IC 之間進(jìn)行雙向傳送，最高傳送速率 100kbps。各種被控制電路均并聯(lián)在這條總線上，但就像電話機(jī)一樣只有撥通各自的號(hào)碼才能工作，所以每個(gè)電路和模塊都有唯一的地址，在信息的傳輸過(guò)程中， I2C 總線上并接的每一模塊電路既是主控器（或被控器），又是發(fā)送器（或接收器），這取決于它所要完成的功能 。 CPU 發(fā)出的控制信號(hào)分為地址碼和控制量?jī)刹糠?，地址碼用來(lái)選址，即接通需要控制的電路，確定控制的種類；控制量決定該調(diào)整的類別（如對(duì)比度、亮度等）及需要調(diào)整的量。這樣，各控制電路雖然掛 在同一條總線上，卻彼此獨(dú)立，互不相關(guān)。 I2C 總線在傳送數(shù)據(jù)過(guò)程中共有三種類型信號(hào)， 它們分別是：開始信號(hào)、結(jié)束信號(hào)和應(yīng)答信號(hào)。 開始信號(hào) ： SCL 為高電平時(shí)， SDA 由高電平向低電平跳變，開始傳送數(shù)據(jù)。 結(jié)束信號(hào) ： SCL 為高電平時(shí)， SDA 由低電平向高電平跳變，結(jié)束傳送數(shù)據(jù)。 應(yīng)答信號(hào) ：接收數(shù)據(jù)的 IC 在接收到 8bit 數(shù)據(jù)后，向發(fā)送數(shù)據(jù)的 IC 發(fā)出特定的低電平脈沖，表示已收到數(shù)據(jù)。 CPU 向受控單元發(fā)出一個(gè)信號(hào)后，等待受控單元發(fā)出一個(gè)應(yīng)答信號(hào)， CPU 接收到應(yīng)答信號(hào)后，根據(jù)實(shí)際情況作出是否繼續(xù)傳遞信號(hào)的判斷。若未收到 應(yīng)答信號(hào)，由判斷為受控單元出現(xiàn)故障。 12 圖 33 開始、結(jié)束信號(hào)圖 目前有很多半導(dǎo)體集成電路上都集成了 I2C 接口。帶有 I2C 接口的單片機(jī)有：CYGNAL 的 C8051F0XX 系列， PHILIPSP87LPC7XX 系列， MICROCHIP 的PIC16C6XX 系列等。很多外圍器件如存儲(chǔ)器、監(jiān)控芯片等也提供 I2C 接口。 3 總線基本操作： I2C 規(guī)程運(yùn)用主 /從雙向通訊。器件發(fā)送數(shù)據(jù)到總線上，則定義為發(fā)送器，器件接收數(shù)據(jù)則定義為接收器。主器件和從器件都可以工 作于接收和發(fā)送狀態(tài)。 總線必須由主器件（通常為微控制器）控制，主器件產(chǎn)生串行時(shí)鐘（ SCL）控制總線的傳輸方向，并產(chǎn)生起始和停止條件。 SDA 線上的數(shù)據(jù)狀態(tài)僅在 SCL 為低電平的期間才能改變， SCL 為高電平的期間， SDA 狀態(tài)的改變被用來(lái)表示起始和停止條件。 1） 控制字節(jié) ： 在起始條件之后，必須是器件的控制字節(jié)，其中高四位為器件類型識(shí)別符（不同的芯片類型有不同的定義， EEPROM 一般應(yīng)為 1010），接著三位為片選，最后一位為讀寫位，當(dāng)為 1 時(shí)為讀操作，為 0 時(shí)為寫操作。 2） 寫操作 ： 寫操作分為字節(jié)寫和頁(yè)面寫兩種操作 ，對(duì)于頁(yè)面寫根據(jù)芯片的一次裝載的字節(jié)不同有所不同。 SDA SCL 開始 結(jié)束 13 3） 讀操作 ： 讀操作有三種基本操作：當(dāng)前地址讀、隨機(jī)讀和順序讀。圖 4 給出的是順序讀的時(shí)序圖。應(yīng)當(dāng)注意的是：最后一個(gè)讀操作的第 9 個(gè)時(shí)鐘周期不是“不關(guān)心”。為了結(jié)束讀操作，主機(jī)必須在第 9 個(gè) 周期時(shí)發(fā)出停止條件或者在第 9 個(gè)時(shí)鐘周期內(nèi)保持 SDA 為高電平、然后發(fā)出停止條件。 在 I2C 總線的應(yīng)用中應(yīng)注意的事項(xiàng)總結(jié)為以下幾點(diǎn) : a） 嚴(yán)格按照時(shí)序圖的要求進(jìn)行操作， b） 若與口線上帶內(nèi)部上拉電阻的單片機(jī)接口連接，可以不外加上拉電阻。 c） 程序中為配合相應(yīng)的傳輸 速率，在對(duì)口線操作的指令后可用 NOP 指令加一定的延時(shí)。 d） 為了減少意外的干擾信號(hào)將 EEPROM 內(nèi)的數(shù)據(jù)改寫可用外部寫保護(hù)引腳（如果有），或者在 EEPROM 內(nèi)部沒(méi)有用的空間寫入標(biāo)志字，每次上電時(shí)或復(fù)位時(shí)做一次檢測(cè)，判斷 EEPROM 是否被意外改寫。 添加： I2C 總線： 在現(xiàn)代電子系統(tǒng)中，有為數(shù)眾多的 IC 需要進(jìn)行相互之間以及與外界的通信。為了提供硬件的效率和簡(jiǎn)化電路的設(shè)計(jì)， PHILIPS 開發(fā)了一種用于內(nèi)部 IC 控制的簡(jiǎn)單的雙向兩線串行總線 I2C ( Inter IC 總線 )。 I2C 總線支持任何一 種 IC 制造工藝，并且 PHILIPS 和其他廠商提供了種類非常豐富的 I2C 兼容芯片。作為一個(gè)專利的控制總線， I2C 已經(jīng)成為世界性的工業(yè)標(biāo)準(zhǔn)。 每個(gè) I2C 器件都有一個(gè)唯一的地址，而且可以是單接收的器件（例如： LCD 驅(qū)動(dòng)器）或者可以接收也可以發(fā)送的器件（例如：存儲(chǔ)器）。發(fā)送器或接收器可以在主模式或從模式下操作，這取決于芯片是否必須啟動(dòng)數(shù)據(jù)的傳輸還是僅僅被尋址。 I2C 是 一個(gè)多主總線，即它可以由多個(gè)連接的器件控制。 早期的 I2C 總線數(shù)據(jù)傳輸速率最高為 100Kbits/s，采用 7 位尋址。但是由于數(shù)據(jù)傳輸速率 和應(yīng)用功能的迅速增加， I2C 總線也增強(qiáng)為快速模式（ 400Kbits/s）和 10 位尋址以滿足更高速度和更大尋址空間的需求。 I2C 總線始終和先進(jìn)技術(shù)保持同步，但仍然保持其向下兼容性。并且最近還增加了高速模式，其速度可達(dá)。它使得 I2C 總線能夠支持現(xiàn)有以及將來(lái)的高速串行傳輸應(yīng)用，例如EEPROM 和 Flash 存儲(chǔ)器。 14 4 系統(tǒng)硬件構(gòu)成 設(shè)計(jì)原理 本設(shè)計(jì)主要由單片機(jī)、矩陣鍵盤、液晶顯示器和密碼存儲(chǔ)等部分組成。其中矩陣鍵盤用于輸入數(shù)字密碼和進(jìn)行各種功能的實(shí)現(xiàn)。由用戶通過(guò)連接單片機(jī)的矩陣鍵盤輸入 密碼，后經(jīng)過(guò)單片機(jī)對(duì)用戶輸入的密碼與自己保存的密碼進(jìn)行對(duì)比，從而判斷密碼是否正確，然后控制引腳的高低電平傳到開鎖電路或者報(bào)警電路控制開鎖還是報(bào)警。 本系統(tǒng)共有兩部分構(gòu)成，即硬件部分與軟件部分。其中硬件部分由電源輸入部分、鍵盤輸入部分、復(fù)位部分、晶振部分、顯示部分、報(bào)警部分組成，軟件部分對(duì)應(yīng)的由主程序、初始化程序、 LCD 顯示程序、鍵盤掃描程序、啟動(dòng)程序、關(guān)閉程序、鍵功能程序、密碼設(shè)置程序、 EEPROM 讀寫程序和延時(shí)程序等組成。其原理框圖如圖 41 所示。 圖 41 電子密碼鎖原理框圖 電路總圖構(gòu)成 在確定了選用什么型號(hào)的單片機(jī)后，就要確定在外圍電路，其外圍電路包括電源輸入部分、鍵盤輸入部分、復(fù)位部分、晶振部分、顯示部分、報(bào)警部分組成， AT89C52 鍵盤輸入 復(fù)位電路 晶振電路 電源輸入 顯示電路 報(bào)警電路 開鎖電路 15 根據(jù)實(shí)際情況鍵盤輸入部分選擇 4*4 矩陣鍵盤，顯示部分選擇字符型液晶顯示7SEGMPX6CABLUE。其原理圖如圖 42 所示： 圖 42 電路總圖 電源輸入部分 密碼鎖主要控制部分電源需要用 5V 直流電源供電， VCC 經(jīng)由一個(gè) 10K的電阻接入 AT89C52 的 INT0 口 鍵盤輸入部分 由于本設(shè)計(jì)所用到的按鍵數(shù)量 較多而不適合用獨(dú)立按鍵式鍵盤。采用的是矩陣式按鍵鍵盤，它由行線和列線組成，也稱 行列式鍵盤 ，按鍵位于行列的交叉點(diǎn)上，密碼鎖的密碼由鍵盤輸入完成，與獨(dú)立式按鍵鍵盤相比，要節(jié)省很多 I/O 口。本