【文章內容簡介】 信號，然后輸送到中頻放大器。 ii. 輸入電路 調頻收音機輸入回路的作用是從天線接收到的各種高頻信號中選擇出調頻波段的信號，它分為固定調諧式輸入回路和可變調諧式輸入回路兩種電路形式。 iii. 高頻放大電路 高頻放大電路的主要作用是對高頻調頻信號進行放大，以提高調頻收音機的接收靈敏度。高頻放大電路一般采用共基放大電路，這是因為共基電路的截止頻率高，適用于高頻率放大，并且共基電路的輸入阻抗低，容易與天線的阻抗相匹配。 iv. 變頻電路 變頻電路的作用是把高頻調頻信號變換成載頻固定為 的中頻信號 。 v. AFC 電路 AFC 電路是調制收音機的特殊電路，它的作用是當本振頻在工作過程中發(fā)生漂移時，能自動地控制本地振頻率回到原來的正確頻率上，使調頻收音機處于最付佳狀態(tài)。 二、 中頻放大電路 調頻收音機的中放電路與調幅收音機的主要區(qū)別：一是調諧回路的諧振頻率不同，二是調頻中放電路不加自動增益控制，使中放電路保持較大的增益，以便實現(xiàn)限幅。 三、 限幅器 自動增益控制 高頻放大器 混頻器 中頻放大器 限幅器 鑒頻器 音頻放大器 調諧器 本地振蕩 器 畢業(yè)設計（論文） 11 限幅器的作用 限幅器的作用就是抑制這種寄生調幅干擾。 常用限幅器 分立元件電路中一般采用二極管限幅電路或三極管限幅電路，集成電路內部一般采用差動限幅電路。 四、 鑒頻器 鑒頻器的作用 鑒頻器的作用是對調頻信號進行解調，還原產生原調制信號，對調頻收音機來講，是從 的中頻信號中解調得到音頻信號。 鑒頻的方法 鑒頻過程分為兩步，先把等幅的調頻信號經線性變換電路轉換為幅度隨調頻信號的頻率變化規(guī)律而變化的調頻調幅信號，這時調頻信號的幅度變化就是解調所需的音頻信號，然后再用檢波器從調頻調幅波中把音頻信號解調出來。 2 方案論證與硬件選擇 本方案的硬件選型 本設計采用模塊化設計，整個系統(tǒng)由控制模塊、 FM 模塊、電源模塊、顯示模塊和功放模塊 組成，系統(tǒng)的整體方案框圖如下圖： 圖 系統(tǒng)方案設計框圖 FM 模塊選擇 TEA5767 模塊來實現(xiàn)，通過 TEA5767 收音模塊自帶的收音功能進行收音 。控制模塊選擇 STC89C52 芯片 來實現(xiàn)，通過按鍵對芯片的調節(jié)完成對 TEA5767 的控制調臺。 功放模塊選擇 TDA1308，對調頻后的電臺進行放大。 顯示模塊選擇 諾基亞 5110 液晶顯示當前收音機的頻率。 下面將一一介紹簡單硬件基本資料和選擇該硬件具體原因。 畢業(yè)設計（論文） 12 采用專用的芯片可以使整個系統(tǒng)體積小、 重量輕、可靠性好、 靈敏度高、 功耗低。 目前 提供數(shù)字 FM Radio 解決方案的廠商很多，其中市場反響非常好的就有 Philips公司提供的 TEA5767 及 TEA5768 數(shù)字 FM處理芯片，該芯片為低電壓、低功耗和低價位的全集成單芯片立體聲無線電產品，只需要極少的外部元器件，并且基本上不需要外部對高頻信號的手動調準，并且其頻帶范圍寬，可以完全免費調到歐洲、美國和日本的調頻波段。 TEA5767 特點 TEA5767 芯片，通過 I2C 接口與單片機進行通信。單片機按鍵對 TEA5767 進行初始化輸入接收頻段的頻率， TEA5767 內部對信號濾波、放大、解調 處理，輸出信號經過功放進行放大，插上耳麥即可收聽到電臺節(jié)目，接收頻率為 87M~108MHz。 （該芯片以及模塊的詳細介紹見第 3章） 無線芯片選擇是本設計的關鍵，有兩種方案可以選擇： 方案（ 1）采用無線芯片 TEA5767，自己設計外圍電路。 方案（ 2）采用相關廠家生產的 TEA5767 模塊來實現(xiàn)。 很顯然，第一種方案需要自己設計電路、畫 PCB 和焊接，而 TEA5767 采用的是FVQFN40（耐熱的薄型四腳扁平封裝）封裝，在短時間內和有限的條件下實現(xiàn)硬件功能的難度相當大。所以本設計采用第二種方案 —— 使用現(xiàn)成的模塊。 TEA5767 的接口介紹 I2C（ Inter－ Integrated Circuit） 總線是由 PHILIPS 公司開發(fā)的兩線式串行總線，用于連接微控制器及其外圍設備。是微電子通信控制領域廣泛采用的一種總線標準。它是同步通信的一種特殊形式，具有接口線少，控制方式簡單，器件封裝形式小，通信速率較高等優(yōu)點。 I2C 總線簡介 I2C 總線簡介 : I2C 總線是 PHLIPS 公司推出的一種串行總線，是具備多主機系統(tǒng)所需的包括總線裁決和高低速器件同步功能的高性能串行總線。它只有兩根雙向信號線，一根是數(shù)據(jù)線SDA，另 一根是時鐘線 SCL。典型的 I2C 結構如圖所示 畢業(yè)設計（論文） 13 圖 典型的 I2C 總線結構 I2C 總線需通過上拉電阻接正電源，當總線空閑時，兩根線均為高電平。連到總線上的任一器件輸出的低電平，都將使總線的信號變低，即各器件的 SDA 及 SCL 都是線“與 ”關系。每個接到 I2C 總線上的器件都有唯一的地址。主機與其它器件間的數(shù)據(jù)傳送可以是由主機發(fā)送數(shù)據(jù)到其它器件，這時主機即為發(fā)送器。由總線上接收數(shù)據(jù)的器件則為接收器。在多主機系統(tǒng)中，可能同時有幾個主機企圖啟動總線傳送數(shù)據(jù)。為了避免混亂， I2C 總線要通過總線仲裁，以決定由哪 一臺主機控制總線。 I2C 總線的數(shù)據(jù)字節(jié)必需保證是 8 位長度。數(shù)據(jù)傳送時，先傳送最高位（ MSB），每一個被傳送的字節(jié)后面都必須跟隨一位應答位（即一幀共有 9 位）。 圖是 I2C 總線字節(jié)傳送與應答時序 圖 I2C 總線字節(jié)傳送與應答時序 由于某種原因從機不對主機尋址信號應答時（如從機正在進行實時性的處理工作而無法接收總線上的數(shù)據(jù)），它必須將數(shù)據(jù)線置于高電平，而由主機產生一個終止信號以結束總線的數(shù)據(jù)傳送。如果從機對主機進行了應答，但在數(shù)據(jù)傳送一段時間后無法繼續(xù)接收更多的數(shù)據(jù)時，從機可以通過對無法接收的第 一個數(shù)據(jù)字節(jié)的 “非應答 ”通知主機，主機則應發(fā)出終止信號以結束數(shù)據(jù)的繼續(xù)傳送。當主機接收數(shù)據(jù)時，它收到最后一個數(shù)據(jù)字節(jié)后，必須向從機發(fā)出一個結束傳送的信號。這個信號是由對從機的 “非應答 ”來實現(xiàn)的。然后，從機釋放 SDA 線，以允許主機產生終止信號。 I2C 總線上傳送的數(shù)據(jù)信號是廣義的，既包括地址信號，又包括真正的數(shù)據(jù)信號。在起始信號后必須傳送一個從機的地址（ 7 位），第 8 位是數(shù)據(jù)的傳送方向位（ R/T），用 “0”表示主機發(fā)送數(shù)據(jù)（ T）， “1”表示主機接收數(shù)據(jù)（ R）。每次數(shù)據(jù)傳送總是由主機產生的終止信號結束。但是，若主 機希望繼續(xù)占用總線進行新的數(shù)據(jù)傳送，則可以不產生終止信號，馬上再次發(fā)出起始信號對另一從機進行尋址。 在總線的一次數(shù)據(jù)傳送過程中，可以有以下三種組合方式： （ 1）主機向從機發(fā)送數(shù)據(jù)，數(shù)據(jù)傳送方向在整個傳送過程中不變： 畢業(yè)設計（論文） 14 注：有陰影部分表示數(shù)據(jù)由主機向從機傳送，無陰影部分則表示數(shù)據(jù)由從機向主機傳送。 A 表示應答， A 非表示非應答（高電平）。 S 表示起始信號， P 表示終止信號（下同）。 （ 2）主機在第一個字節(jié)后，立即從從機讀數(shù)據(jù) （ 3）在傳送過程中，當需要改變傳送方向時，起始信號和從機地址都被重復產生一次，但兩 次讀 /寫方向位正好反相。 I2C 總線的尋址在協(xié)議有明確的規(guī)定：采用 7 位的尋址字節(jié)（尋址字節(jié)是起始信號后的第一個字節(jié)），尋址字節(jié)的位定義如下 其中 D7～ D1 位組成從機的地址。 D0 位是數(shù)據(jù)傳送方向位，為 “0”時表示主機向從機寫數(shù)據(jù)，為 “1”時表示主機由從機讀數(shù)據(jù)。主機發(fā)送地址時，總線上的每個從機都將這 7 位地址碼與自己的地址進行比較，如果相同，則認為自己正被主機尋址，根據(jù) R/T位將自己確定為發(fā)送器或接收器。從機的地址由固定部分和可編程部分組成。在一個系統(tǒng)中可能希望接入多個相同的從機，從機地址中可編程部分決 定了可接入總線該類器件的最大數(shù)目。 由于本設計采用的 STC89C52 單片機沒有 I2C 總線接口， 所以 要 通過模擬來實現(xiàn) ，利用軟件實現(xiàn) I2C 總線的數(shù)據(jù)傳送，即軟件與硬件結合的信號模擬。為了保證數(shù)據(jù)傳送的可靠性，標準的 I2C 總線數(shù)據(jù)傳送有嚴格的時序要求。 I2C 總線的起始信號、終止信號、發(fā)送 “0” 及發(fā)送 “1” 的模擬時序如下圖所示。畢業(yè)設計（論文） 15 圖 I2C 總線數(shù)據(jù)傳送模擬時序 控制模塊是本設計的核心，通過外圍電路和向 TEA5767 芯片寫入相關程序，控制部分要實現(xiàn) 能夠改變收音機的接收頻率、工作模式、音量等各項參數(shù)的功能。因此必須需要一個微控制器才能達到要求，本設計采用 STC89C52 單片機作為系統(tǒng)的控制核心。 STC89C52 外形和引腳 本設計采用的 STC89C52 芯片，芯片采用 40 腳雙列直插式封裝， 32 個 I/O 口，芯片工作電壓 ~ ，工作溫度 070176。C（商業(yè)級），工作頻率可高達 30MHz，芯片的外形和引腳見下圖 圖 STC89C52 芯片 外形 圖 STC89C52 芯片 引腳圖 畢業(yè)設計（論文） 16 圖 STC89C52外形和引腳圖 STC89C52是一種低功耗、高性能 CMOS8位微控制器，具有 8K 在系統(tǒng)可編程 Flash 存儲器。使用高密度非易失性存儲器技術制造，與工業(yè) 80C51 產品指令和引腳完全兼容。 STC89C52 具體介紹如下： ① 主電源引腳（ 2 根） VCC(Pin40)：電源輸入，接＋ 5V電源 GND(Pin20)：接地線 ②外接晶振引腳（ 2 根） XTAL1(Pin19)：片內振蕩電路的輸入端 XTAL2(Pin1)：片內振蕩電路的輸出端 ③控制引腳（ 4 根） RST/VPP(Pin9)：復位引腳，引腳上出現(xiàn) 2 個機器周期的高電平將使單片機復位。 ALE/PROG(Pin30)：地址鎖存允許信號 EA/VPP(Pin31)：程序存儲器的內外部選通，接低電平從外部程序存儲器讀指令，如果接高電平則從內部程序存儲器讀指令。 PSEN(Pin29)：外部存儲器讀選通信號。 ④可編程輸入 /輸出引腳（ 32 根） STC89C52 單片機有 4 組 8 位的可編程 I/O 口，分別位 P0、 P P P3 口，每個口有 8 位（ 8 根引腳），共 32 根。 PO 口（ Pin39～ Pin32）： 8 位雙向 I/O 口線 ，名稱為 ～ P1 口（ Pin1～ Pin8）： 8 位準雙向 I/O 口線，名稱為 ～ P2 口（ Pin21～ Pin28）： 8 位準雙向 I/O 口線，名稱為 ～ P3 口（ Pin10～ Pin17）： 8 位準雙向 I/O 口線，名稱為 ～ STC89C52 主要功能 STC89C52 主要功能 如 下表 所示 。 表 1 STC89C52 主要功能 主要功能特性 兼容 MCS51 指令系統(tǒng) 8K 可反復擦寫 Flash ROM 32 個雙向 I/O 口 256x8bit 內部 RAM 3 個 16 位可編程定時 /計數(shù)器中斷 時鐘頻率 024MHz 2 個串行中斷 可編程 UART 串行通道 2 個外部中斷源 共 6 個中斷源 2 個讀寫中斷口線 3 級加密位 低功耗空閑和掉電模式 軟件設置睡眠和喚醒功能 畢業(yè)設計（論文） 17 單片機總控制電路 單片機總控制電路如下圖： 圖 單片機總控制電路 STC89C52 內部有一個用于構成振蕩器的高增益反相放大器，引腳 RXD 和 TXD 分別是此放大器的輸入端和輸出端。時鐘可以由內部方式產生或外部方式產生。內部方式的時鐘電路如圖 (a) 所示，在 RXD 和 TXD 引腳上外接定時元件，內部振蕩器就產生自激振蕩。定時元件通常采用石英晶體和電容組成的并聯(lián)諧振回路。晶體振蕩頻率可以在 ～ 12MHz 之間選擇，電容值在 5～ 30pF 之間選擇，電容值的大小可對頻率起微調的作用。 外部方式的時鐘電路如圖 （ b） 所示， RXD 接地， TXD 接外部振蕩器。對外部振蕩信號無特殊要求，只要求保證脈沖寬度，一般采用頻率低于 12MHz 的方波信號。片內時鐘發(fā)生器把振蕩頻率兩分頻，產生一個兩相時鐘 P1 和 P2，供單片機使用。 RXD 接地， TXD 接外部振蕩器。對外部振蕩信號無特殊要求，只要求 保證脈沖寬度，一般采用頻率低于 12MHz 的方波信號。片內時鐘發(fā)生器把振蕩頻率兩分頻，產生一個兩相時鐘 P1 和 P2，供單片機使用。 畢業(yè)設計（論文） 18 （ a）內部方式時鐘電路 （ b）外部方式時鐘電路 圖 時鐘電路 （ 1）復位操作 復位是單片機的初始化操作。其主 要功能是把 PC 初始化為 0000H，使單片機從0000H 單元開始執(zhí)行程序。除了進入系統(tǒng)的正常初始化之外，當由于程序運行出錯或操作錯誤使系統(tǒng)處于死鎖狀態(tài)時，為擺脫困境，也需按復位鍵重新啟動。 除 PC 之外，復位操作還對其他一些寄存器有影響