【文章內(nèi)容簡介】 把湍流現(xiàn)象與混沌運動聯(lián)系起來。 1942 年， 提出著名的分岔理論后， 在 1944 年提出產(chǎn)生了湍流機理。該理論認為：在流動系統(tǒng)中，隨著雷諾數(shù)（亦即流速）的不斷增加，系統(tǒng)發(fā)生連續(xù)失穩(wěn)而產(chǎn)生一系列新的振蕩框。 70 年代，茹厄勒和塔肯斯從理論上證明：證明湍流不必出現(xiàn)無窮多個不可約頻率分量，實際上只要出現(xiàn)四次分岔就行了，即不動點→極限環(huán)→三維環(huán)面→奇異吸引子（湍流）。這種進入湍流的道路稱為茹厄勒 — 塔肯斯道路。 總之，除上述通向混沌的道路之外，還有同步鎖模與混沌、準周期過程等許 多產(chǎn)生混沌的方式，科學家甚至得出“條條道路通混沌”的結(jié)論。 混沌系統(tǒng)的研究方法 目前，研究混沌動力學的方法有很多，包括直接觀察法、龐加萊（ Poincare） 截面法、自功率譜密度分析法、李亞譜（ Lyapunov）指數(shù)分析法等等。 觀察法 這種方法是根據(jù)動力學系統(tǒng)的數(shù)值計算結(jié)果，畫出相空間中相軌跡隨時間的 變化圖以及狀態(tài)變量隨時間的歷程圖。在相空間中，穩(wěn)定狀態(tài)對應于一點，周期 狀態(tài)對應于封閉曲線，混沌運動則對應于區(qū)域內(nèi)隨機分離的永不封閉的軌跡。 截面法 對于含多個狀態(tài)變量的自治微分方程系統(tǒng)，可采用 Poincare 截面法進行分析。其基本思想是在多維相空間中適當選取一截面，在此截面上的某一對變量取 固定值，則把此截面稱為 Poincare 截面。系統(tǒng)軌跡運動時與此截面依次相交，則在此截面上表現(xiàn)出一系列的點，從觀察截面上所有 點的形狀而得到有關運動特 第 12 頁 共 57 頁 性的信息。當 Poincare 截面上只表現(xiàn)出一個點或者是離散的少數(shù)點時，則是周期運動；當 Poincare 截面上是封閉曲線時，則運動是準周期的；當 Poincare截面上是成片密集點且具有層次結(jié)構時，則運動是混沌的。 根據(jù)傅立葉分析可知，任何周期為 T的周期信號 x(t)，都可以展開成傅立葉 級數(shù)，對周期運動，功率譜只是在基頻及其倍頻處出現(xiàn)尖峰，準周期對應的功率 譜在幾個不可約的基頻以及它們疊加所在頻率處出現(xiàn)尖峰。而混沌運動則是在功 率譜中出現(xiàn)類噪聲背景、具有寬峰的連 續(xù)譜，其中含有與周期運動對應的尖峰， 這表明混沌運動軌道歷經(jīng)各個混沌帶的平均周期。從而，根據(jù)功率譜的特點可以 確定該系統(tǒng)的運動是周期、準周期還是混沌的。 指數(shù)分析法 由于 Lyapunov 指數(shù)易于計算，常被用來分析解對初值的敏感依賴性，借以說明系統(tǒng)的混沌性。 Lyapunov 指數(shù)之和代表相體積軌道的平均變化速度，用λ表示。 λ 1+λ 2+λ 30，則表示該系統(tǒng)在體積在運動中逐漸減小，這是耗散系統(tǒng)，應存在奇異吸引子。 λ 1+λ 2+λ 3=0，則表示相體積不變，為保守系統(tǒng)，將出現(xiàn)隨機海。 根據(jù)系統(tǒng) Lyapunov 指數(shù)符號可以判定該系統(tǒng)的運動狀態(tài)，其結(jié)論如下 : (l)一維：吸引子為不動點，λ O。 (2)二維：吸引子為不動點或者是極限環(huán)。 吸引子為不動點，則兩個 Lyapunov 指數(shù)均應小于零； 吸引子為周期吸引子，則兩個 Lyapunov 指數(shù)一個等于零，一個小于零； 吸引子為混沌吸引子，則兩個 Lyapunov 指數(shù)一個小于零，一個大于零。 (3)三維：吸引子為不動點或者是極限環(huán)。 吸引子為不動點，則三個 Lyapunov 指數(shù)均小于零； 吸引子為周期吸引子，則三個 Lyapunov 指數(shù)中一個等于零，其余兩個小于零； 吸引子為擬周期吸引子，則三個 Lyapunov 指數(shù)中兩個等于零，其余的一個小于零； 第 13 頁 共 57 頁 吸引子為混沌吸引子，則三個 Lyapunov 指數(shù)中一個大于零，一個等于零，一個小于零。 第 3 章 基于單片機的混沌信號發(fā)生器的設計 基于 AT89S52 單片機的一維混沌系統(tǒng)信號發(fā)生器的設計 Logistic 映射是一種非常簡單并被廣泛研究的一維混沌動力系統(tǒng)，其定義如 下： Xn+1=f(Xn)=uXn(1Xn),μ∈ [1,4],n=1,2,3? 該系統(tǒng)的輸出決定于控制參數(shù) u的選擇， 圖 1為標準邏輯斯蒂映射的分岔圖，其縱坐標為變量 x，所屬區(qū)間為【 0,1】，橫坐標為控制參量 u。由圖可知，序列{Xn}隨參數(shù) u 的變化關系。 u=1 至 3 的一段呈現(xiàn)的特性是周期 1， u=3 至 左右的一段呈現(xiàn)的特性是周期 2，之后分別是周期 4，周期 8，周期 16 等等，從 u=后的一段呈現(xiàn)的特性是周期 6，周期 12，周期 24等等。即隨著 u 的增加，倍周期分岔越來越快，系統(tǒng)進入混沌狀態(tài)。 圖 1 當初值 X0=，μ =4時， Logistic 映射進入混沌狀態(tài)，其輸出波形如圖 2 所示。 第 14 頁 共 57 頁 圖 2 X0=，μ =4 的混沌序列信號 AT89S52 單片機介紹 （ 1） 功能特性描述 AT89S52 具有以下標準功能： 8k字節(jié) Flash，256字節(jié) RAM， 32位 I/O口線，看門狗定時器， 2個數(shù)據(jù)指 針 ，三個 16位定時器 /計數(shù)器 ， 一個 6向量 2級中斷結(jié)構 ， 全雙工串行口，片內(nèi)晶振及時鐘電路。另外， AT89S52 可降至 0Hz靜態(tài)邏輯操作 ，支持 2種軟件可選擇節(jié)電模式 。 空閑模式下 ， CPU停止工作 ， 允許 RAM、 定時器 /計數(shù)器 、 串 口 、 中斷繼續(xù)工作。掉電保護方式下， RAM內(nèi)容被保存， 振 蕩器被凍結(jié)，單片機一 切工作停止，直到下一個中斷或硬件復位為止。 （ 2） AT89S52 單片機引腳功能介紹 圖 3 AT89S52 芯片引腳 第 15 頁 共 57 頁 VCC:電源 GND:地 P0 口 ： P0口是一個 8 位漏極開路的雙向 I/O口 。 作為輸出口 ， 每位能驅(qū)動 8 個 TTL 邏輯電平。對 P0 端口寫“ 1”時，引腳用作高阻抗輸入。當訪問外部程序和數(shù)據(jù)存儲器時 ， P0 口也被作為低 8 位地址 /數(shù)據(jù)復用 。 在這種模式下， P0 具有內(nèi)部上拉電阻。 在 flash 編程時 ， P0口也用來接收指令字節(jié) ； 在程序校驗時 ， 輸出指令字節(jié) 。程序校驗 時，需要外部上拉電阻。 P1口 ： P1口是一個具有內(nèi)部上拉電阻的 8 位 雙向 I/O口， p1 輸出緩沖器能驅(qū)動 4個 TTL 邏輯電平。對 P1端口寫“ 1” 時，內(nèi) 部 上拉電阻把端口拉高，此時可以作為輸入口使用 。 作為輸入使用時 ， 被外部拉低的引 腳 由于內(nèi)部電阻的原因 ，將輸出電 流 （ IIL）。此外 ， 和 分別作定時器 /計數(shù)器 2 的 外部計數(shù)輸 入（ ） 和時器 /計數(shù)器 2 的觸發(fā)輸入（ ），具體如下表所示。 在 flash 編程和校驗時， P1 口接收低 8 位地址字節(jié)。 P2 口： P2 口是一個具有內(nèi)部上拉電阻的 8 位雙向 I/O 口， P2 輸出緩沖器能驅(qū)動 4 個 TTL 邏輯電平。對 P2 端口寫“ 1” 時，內(nèi) 部 上拉電阻把端口拉高，此時可以作為輸入 口使用 。 作為輸入使用時 ， 被外部拉低的引 腳 由于內(nèi)部電阻的原因 ， 將輸出電 流 （ IIL）。 在訪問外部程序存儲器或用 16 位地址讀取外部數(shù)據(jù)存儲 器（例如執(zhí)行 MOVX @DPTR） 時， P2 口送出高八位地址。在這種應用中， P2 口使用很強的內(nèi)部上拉發(fā)送 1。在使用 8 位地址（如 MOVX @RI）訪問外部數(shù)據(jù)存儲器時， P2 口輸出 P2 鎖存器的內(nèi)容。 在 flash 編程 和校驗時， P2 口也接收高 8 位地址字節(jié)和一些控制信號。 P3 口 ： P3 口是一個具有內(nèi)部上拉電阻的 8 位 雙向 I/O 口， p2 輸出緩沖器能驅(qū)動 4 個 TTL 邏輯電平。對 P3 端口寫“ 1” 時，內(nèi) 部 上拉電阻把端口拉高，此時可以作為輸入 口使用 。 作為輸入使用時 ， 被外部拉低的引 腳 由于內(nèi)部電阻的原因 ， 將輸出電 流 （ IIL）。 P3 口亦作為 AT89S52 特殊功能（第二功能）使用。 在 flash 編程和校驗時，P3 口也接收一些控制信號。 第 16 頁 共 57 頁 RST: 復位輸入 。 晶振工作時 ， RST 腳 持 續(xù) 2 個機器周 期高電平將使單片機復位 。 看門 狗計時完成后， RST 腳輸出 96 個晶振周期 的 高電平。特殊寄存器 AUXR(地址 8EH)上 的 DISRTO 位可以使此功能無效。 DISRTO 默認狀態(tài)下，復位高電平有效。 ALE/PROG： 地址鎖存控制信號（ ALE）是訪問外部程序存儲器時，鎖存低 8 位地址 的輸出脈沖。在 flash 編程時，此引腳（ PROG）也用作編程輸入脈沖。 在一般情況下 ， ALE 以晶振六分之一 的 固 定 頻率輸出脈沖，可用來作為外部定時器或 時鐘使用。然而，特別強調(diào)，在每次訪問外部數(shù)據(jù)存儲器時， ALE 脈沖將會跳過。 如果需要 ，通過將地址為 8EH 的 SFR 的第 0 位置 “ 1” ，ALE 操作將無效 。這一位置 “ 1” ， ALE 僅在執(zhí)行 MOVX 或 MOVC 指令時有效 。 否則 ， ALE 將被微弱拉高 。 這 個 ALE 使 能標志 位（地址為 8EH 的 SFR 的第 0 位 ） 的 設 置對微控制器處于外部執(zhí)行模式下無效。 PSEN:外部程序存儲器選通信號（ PSEN）是外部程序存儲器選通信號。 當 AT89S52 從外部程序存儲器執(zhí)行外部代碼 時 ， PSEN 在每個機器周期被激活兩次 ， 而 在訪問外部數(shù)據(jù)存儲器時， PSEN 將不被激活。 EA/VPP:訪問外部程序存儲器控制信號 。 為使能從 0000H 到 FFFFH 的外部程序存儲器 讀取指令， EA 必須接 GND。 為了執(zhí)行內(nèi)部程序指令， EA 應該接 VCC。 在 flash 編程期間， EA 也接收 12 伏 VPP電壓。 XTAL1:振蕩器反相放大器和內(nèi)部時鐘發(fā)生電路的輸入端。 XTAL2:振蕩器反相放大器的輸出端。 DAC0832 介紹 1） DAC0832 是 8分辨率的 D/A轉(zhuǎn)換集成芯片。與微處理器完全兼容。這個 DA 芯片以其價格低廉、接口簡單、轉(zhuǎn)換控制容易等優(yōu)點， 在單片機應用系統(tǒng)中得到廣泛的應用。 D/A轉(zhuǎn)換器 由 8位輸入鎖存器、 8位 DAC寄存器、8 位 D/A 轉(zhuǎn)換電路及轉(zhuǎn)換控制電路構成。 第 17 頁 共 57 頁 圖 4 DAC0832 * D0～ D7： 8 位數(shù)據(jù)輸入線， TTL 電平，有效時間應大于 90ns(否則鎖存器的數(shù)據(jù)會出錯 )； * ILE：數(shù)據(jù)鎖存允許控制信號輸入線，高電平有效； * CS：片選信號輸入線（選通數(shù)據(jù)鎖存器），低電平有效； * WR1：數(shù)據(jù)鎖存器寫選通輸入線，負脈沖（脈寬應大于 500ns）有效。由ILE、 CS、 WR1 的邏輯組合產(chǎn)生 LE1，當 LE1 為高電平時，數(shù)據(jù)鎖存器 狀態(tài)隨輸入數(shù)據(jù)線變換， LE1 的負跳變時將輸入數(shù)據(jù)鎖存； * XFER：數(shù)據(jù)傳輸控制信號輸入線，低電平有效，負脈沖（脈寬應大于 500ns）有效； * WR2： DAC 寄存器選通輸入線，負脈沖（脈寬應大于 500ns）有效。由 WRXFER 的邏輯組合產(chǎn)生 LE2，當 LE2 為高電平時， DAC 寄存器的輸出隨寄存器的輸入而變化， LE2的負跳變時將數(shù)據(jù)鎖存器的內(nèi)容打入 DAC寄存器并開始 D/A轉(zhuǎn)換。 * IOUT1：電流輸出端 1，其值隨 DAC 寄存器的內(nèi)容線性變化； * IOUT2：電流輸出端 2，其值與 IOUT1 值之和 為一常數(shù)； * Rfb：反饋信號輸入線，改變 Rfb端外接電阻值可調(diào)整轉(zhuǎn)換滿量程精度； * Vcc：電源輸入端， Vcc 的范圍為 +5V～ +15V； * VREF：基準電壓輸入線， VREF 的范圍為 10V～ +10V； * AGND：模擬信號地 * DGND：數(shù)字信號地 2） DAC0832 的工作方式： 根據(jù)對 DAC0832 的數(shù)據(jù)鎖存器和 DAC 寄存器的不同的控制方式， DAC0832 有 第 18 頁 共 57 頁 三種工作方式：直通方式、單緩沖方式和雙緩沖方式。 DAC0832引腳功能電路應用原理圖 DAC0832是采樣頻率為八位的 D/A轉(zhuǎn)換芯片，集成電路內(nèi)有兩級輸入寄存器，使 DAC0832 芯片具備雙緩沖、單緩沖和直通三種輸入方式，以便適于各種電路的需要 (如要求多路 D/A 異步輸入、同步轉(zhuǎn)換等 )。所以這個芯片的應用很廣泛 ,關于 DAC0832 應用的一些重要資料見下圖： D/A 轉(zhuǎn)換結(jié)果采用電流形式輸出。若需要相應的模擬電壓信號，可通過一個高輸入阻抗的線性運算放大器實現(xiàn)。運放的反饋電阻可通過 RFB 端引用片內(nèi)固有電阻，也可外接。 DAC0832 邏輯輸入滿足 TTL 電平，可直接與 TTL電路或微機電路連接。 DAC0832 引腳功能說明： DI0~DI7： 數(shù)據(jù)輸入線， TLL 電平。 ILE：數(shù)據(jù)鎖存允許控制信號輸入線，高電平有效。 CS：片選信號輸入線，低電平有效。