基于sopc的sd卡wav音頻播放器設(shè)計(jì)文檔(編輯修改稿)
2024-12-23 21:47 本頁(yè)面
【文章內(nèi)容簡(jiǎn)介】 塊是重點(diǎn)設(shè)計(jì)模塊，它直接關(guān)系到最后音樂(lè)輸出的效果（放快了還是放慢了，音樂(lè)有無(wú)明顯失真） 設(shè)計(jì)思想： 當(dāng) cpu播放某一首歌曲前， 會(huì)先得到歌曲的采樣頻率（采樣頻率存儲(chǔ)在 wav文件中） 然后 cpu根據(jù)不同的采樣頻率向 FIFO輸出不同的 mode[2..0]并使 rst（輸出使能控制）無(wú)效（正常輸出） 。在 FIFO內(nèi)部有一個(gè)深度為 1024，寬度為 8位的寄存器數(shù)組 ， dataout[7..0]按采樣頻率循環(huán)輸出第 0到第 1023寄存器中數(shù)據(jù)。這 1024個(gè)寄存器被均分為兩塊，上下各 512。在輸出第 0個(gè)數(shù)據(jù)和第 512個(gè)數(shù)據(jù)時(shí)讓 wren為高電平，其余時(shí)刻均為低電平。當(dāng) cpu從 SD卡中讀取到新數(shù)據(jù)后，要等到 wren 為高電平后，才通過(guò)數(shù)據(jù)線 data[7..0]及 wrclk（上升沿寫入數(shù)據(jù)） 向FIFO寫入 512 個(gè)數(shù)據(jù)。寫入數(shù)據(jù)時(shí)， FIFO內(nèi)部自動(dòng)根據(jù)當(dāng)前播放的是哪一個(gè)塊（上面的 512還是下面的 512） 把數(shù)據(jù)寫入另一個(gè)塊中，就實(shí)現(xiàn)了數(shù)據(jù)不會(huì)丟失 (在一個(gè)塊沒(méi)有播放完時(shí)，這個(gè)塊不會(huì)被新數(shù)據(jù)覆蓋 )。 cpu 在 150M時(shí)鐘頻率下，足夠在 FIFO播放的同時(shí)準(zhǔn)備好下一個(gè) 512字節(jié)的數(shù)據(jù)。 附 FIFO verilog 代碼： module fifo(clk,rst,mode,wrclk,datain,wren,dataout)。 parameter f8K=3125。 parameter f16K=1563。 parameter f24K=1042。 parameter f32K=783。 parameter f44K=567。 input clk。 input rst。 input wrclk。 input [2:0] mode。 input [7:0] datain。 output [7:0] dataout。 reg [7:0] dataout。 reg rdclk。 reg [7:0] data [0:1023] 。 reg [10:0] rdptr =0。 reg [10:0] wrptr=0。 reg [11:0] t=0。 reg flag。 output wren。 always@(posedge clk or negedge rst)//產(chǎn)生輸出時(shí)鐘 begin if(~rst) else begin case (mode) 339。d0:begin t=t+139。b1。 if(t==f8K) begin rdclk=~rdclk。 t=0。 end end 339。d1:begin t=t+139。b1。 if(t==f16K) begin rdclk=~rdclk。 t=0。 end end 339。d2: begin t=t+139。b1。 if(t==f24K) begin rdclk=~rdclk。 t=0。 end end 339。d3:begin t=
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1