【文章內(nèi)容簡(jiǎn)介】 機(jī)外圍電路見(jiàn)圖 ，本圖中未再畫(huà)出） 。 123IC3A74ALS00456IC3B74ALS00IN026msb21212220IN12723192418IN2282582615IN312714lsb2817IN42EOC7IN53ADDA25IN64ADDB24ADDC23IN75ALE22ref()16ENABLE9START6ref(+)12CLOCK10U5ADC0809NC1A122A73A64A55A46A37A28A19A010I/O011I/O112I/O213GND14I/O315I/O416I/O517I/O618I/O719CE20A1021OE22A1123A924A825NC26WE27VCC28AT28C64U6AT28C641 2U3A74ALS043 4U3B74ALS045 6U3C74ALS0489U3D74ALS04P3_6P3_7P0_0P0_1P0_2P0_3P0_4P0_5P0_6P0_7P[0_0..0_7]P[0_0..0_7]P0_0P0_1P0_2P0_3P0_4P0_5P0_6P0_7P[2_0..2_4]P2_0P2_1P2_2P2_3P2_4Q[0..7]Q0Q1Q2Q3Q4Q5Q6Q7Q0Q1Q2Q[0..7]VCCGNDCLKENENSTARTP2_7PSENGNDVCCSTART1122334455667788991010111112121313141415151616J2CON16D 圖 AT89C5131與 A/D轉(zhuǎn)換器和存儲(chǔ)器芯片的連接電路 單片機(jī)的 P0 口可分時(shí)輸出低 8位地址和數(shù)據(jù)，為了把地址信息分離出來(lái)保存，需外加地址鎖存器（圖中為 74HC373），并由單片機(jī)的地址鎖存允許信號(hào) ALE 的下降沿將地址信息鎖存到地址鎖存器中。經(jīng)鎖存器鎖存后的低三位地址 Q0~Q2 分別與 ADC0809 的地址譯碼引腳ADDA~ADDC 連接，以選通 IN0~IN7 中的一個(gè)通道。 ADC0809 具有輸出三態(tài)鎖存器，故其 8位輸出數(shù)據(jù)引腳 D0~D7 可直接與單片機(jī)數(shù)據(jù)總線(xiàn) ~ 相連。 ADC0809 片內(nèi)無(wú)時(shí)鐘，圖 中利用雙 4 位二進(jìn)制計(jì)數(shù)器 74HC393 給 ADC080929 提供時(shí)鐘輸入。單片機(jī)的 ALE引腳與 74HC393的時(shí)鐘輸入端 CLK相連，計(jì)數(shù)器的一路輸出 Q1與 ADC0809的時(shí)鐘輸入端 CLOCK 相連， ALE 引腳的時(shí)鐘頻率經(jīng) 74HC393 二分頻后提供給 ADC0809 作為時(shí)鐘信號(hào)。 單片機(jī) 引腳作為 ADC0809 的片選信號(hào)。圖 4與非門(mén)芯片 74ALS00 和 6反相器芯片 74ALS04 來(lái)控制 ADC0809 的啟動(dòng)和輸出轉(zhuǎn)換數(shù)據(jù)。當(dāng) ＝ 1， WR()=0 時(shí)， 74ALS04 的 6號(hào)腳輸出為高電平，將其與 ADC0809 的轉(zhuǎn)換啟動(dòng)端口 START 和地址鎖存端口 ALE連接，從而在鎖存通道地址的同時(shí)啟動(dòng) A/D 轉(zhuǎn)換。當(dāng) =1， RD （ ） =0 時(shí)， 74ALS04的 8號(hào)腳輸出為高電平，將其與 ADC0809 的輸出允許引腳 OE相連，從而允許將轉(zhuǎn)換得到的數(shù)字量數(shù)據(jù)輸出到數(shù)據(jù)總線(xiàn)上。本系統(tǒng)在軟件上采用延時(shí)的方法來(lái)等待轉(zhuǎn)換結(jié)束，因此未使用轉(zhuǎn)換結(jié)束信號(hào)引腳 EOC。 ADC0809 的正參考電壓輸入端 VREF(＋ )和主電源輸入端 VCC 都接＋5V 電源，而負(fù)參考電壓輸入端 VREF(－ )和接地端 GND 均接地。 外接存儲(chǔ)器接口電路 外接存儲(chǔ)器接口電路是為了將單片機(jī)接受到的數(shù)據(jù)存儲(chǔ)起來(lái)，達(dá)到采樣功能 。 外接存儲(chǔ)器 AT89C5131 單片機(jī)片內(nèi)集成有兩個(gè) Flash 存儲(chǔ)空間 FM0 和 FM1，其中 FM0 為 32K 字節(jié)的程序存儲(chǔ)器（用戶(hù)空間），且支持并行編程和串行在線(xiàn)編程（ ISP）； FM1 為 3K 字節(jié)的引導(dǎo)啟動(dòng)程序和應(yīng)用編程接口（ API），且只支持并行編程。因此在編寫(xiě)單片機(jī)固件程序時(shí)可使用 FM0的用戶(hù)空間進(jìn)行在線(xiàn)編程，但本系統(tǒng)設(shè)計(jì)時(shí)未采用在線(xiàn)編程的方法，而是直接將單片機(jī)程序存儲(chǔ)在一片外接 EEPROM 存儲(chǔ)器芯片中，通過(guò)將單片機(jī) EA————接低電平，使單片機(jī)執(zhí)行外部程序存儲(chǔ)器中的程序。 本系統(tǒng)使用的存儲(chǔ)器芯片是 ATMEL 公司的 64K(8K8 位 )EEPROM 芯片 AT28C64。該存儲(chǔ)器芯片采用 ATMEL 非揮發(fā)性 CMOS 技術(shù)，存取時(shí)間僅需 150ns，功耗僅 220mW。封裝形式有PDIP/SOIC28 腳、 PLCC32 腳和 TSOP28 腳三種，其引腳說(shuō)明如表 。 表 AT28C64引腳說(shuō)明 引腳 功能 A0A12 地址線(xiàn) CE 芯片選擇（片選） OE 輸出使能 WE 寫(xiě)入使能 I/O0I/O7 數(shù)據(jù)輸入 /輸出端 VCC 電源端 GND 接地端 外接存儲(chǔ)器接口電路 AT28C64 與單片機(jī) AT89C5131 的連接電路同樣如圖 。單片機(jī) P0 口輸出的地址信息經(jīng)地址鎖存器 74HC373 鎖存后送入存儲(chǔ)器 AT28C64 的低 8 位地址線(xiàn) A0~A7；同時(shí) P0 口又AT28C64 的數(shù)據(jù)線(xiàn) I/O0~I/O7 相連，可分時(shí)輸出存儲(chǔ)的數(shù)據(jù)。單片機(jī)的 P2 口作為高位地址線(xiàn)， 由于 P2 口輸出具有鎖存的功能，因此不必加地址鎖存器，可直接與 AT28C64 的高 5位地址線(xiàn)A8~A12 相 連。 單片機(jī) PSEN 引腳與 AT28C64 的片選端 CE 和輸出允許端 OE 相連，從而選中外部存儲(chǔ)器并允許從中讀取程序指令。單片機(jī) EA 接低電平，使單片機(jī)執(zhí)行外部程序程序存儲(chǔ)器中的程序。 系統(tǒng)外圍電路 系統(tǒng)的外圍電路包括：電源電路、復(fù)位電路、時(shí)鐘產(chǎn)生電路、 PLL 配置電路。 （ 1）電源電路。本系統(tǒng)中所有器件均可使用 +5V 電源電壓；由于 USB 端 口電源；可通過(guò)USB 總線(xiàn)從 PC機(jī)獲得，因此本系統(tǒng)未使用外部電源，直接利用 USB 總線(xiàn)供電。 （ 2）復(fù)位電路。單片機(jī) AT89C5131 的 RST 引腳是復(fù)位信號(hào)輸入引腳，復(fù)位的實(shí)現(xiàn)一般可采用上電復(fù)位和外部手動(dòng)復(fù)位兩種方式，本設(shè)計(jì)采用手動(dòng)復(fù)位方式，通過(guò)按鍵 S1來(lái)進(jìn)行復(fù)位操作，復(fù)位電路如圖 。 （ 3）時(shí)鐘產(chǎn)生電路。單片機(jī) AT89C5131 的時(shí)鐘發(fā)生器包括一個(gè)內(nèi)部振蕩器和一個(gè)鎖相環(huán)（ PLL），所有外部設(shè)備以及 CPU 的內(nèi)核工作所需的時(shí)鐘信號(hào)都是由時(shí)鐘發(fā)生器產(chǎn)生的。 AT89C5131 的 XTAL1 和 XTAL2 分別是一個(gè)片內(nèi)反相放大器的輸入端和輸出端。若使用內(nèi)部振蕩器產(chǎn)生時(shí)鐘信號(hào)，則將這兩個(gè)引腳與作為反饋元件的片外晶振和電容相連接構(gòu)成一個(gè)自激振蕩器，連接電路如圖 所示。其中外接晶振的頻率本系統(tǒng)選擇 12MHz；而兩個(gè)電容則通常選擇 20pF～ 30pF 左右。當(dāng)然也可以選擇采用外部振蕩器來(lái)產(chǎn)生時(shí)鐘信號(hào)，此時(shí)只需將XTAL1 引腳直接作為外部時(shí)鐘的輸入即可。本系統(tǒng)的時(shí)鐘信號(hào)由內(nèi)部振蕩器產(chǎn)生。 （ 4） PLL配置電路。 AT89C5131 的鎖相環(huán)（ PLL）是用來(lái)產(chǎn)生和外部低頻時(shí)鐘（外圍設(shè)備時(shí)鐘）同步的內(nèi)部高頻時(shí)鐘（ USB 時(shí)鐘）的，即 USB 接口所需的時(shí)鐘信號(hào)是由 PLL 產(chǎn)生的。PLL 的內(nèi)部結(jié)構(gòu)如圖 所示，可以看出是一個(gè)閉環(huán)結(jié)構(gòu)。其中 N3:0 和 R3:0 均位于 PLLDIV寄存器，各為 4 位。內(nèi)部振蕩器的參考時(shí)鐘經(jīng)過(guò) N分頻和反饋回來(lái)的 USB 時(shí)鐘經(jīng)過(guò) R 分頻進(jìn)入 PFLD 進(jìn)行比較并產(chǎn)生合適的輸出信號(hào)。 PLLCON 寄存器的 PLLEN 位用來(lái)使能時(shí)鐘信號(hào)的產(chǎn)生；而當(dāng) PLL 被鎖定時(shí)， PLLCON 寄存器的 PLOCK 位則會(huì)被置 位，此時(shí)輸出的時(shí)鐘信號(hào)才是穩(wěn)定的信號(hào)。 PLLF 是 PLL 的低通濾波器連接引腳，需要與一個(gè) RC 網(wǎng)絡(luò)相連接，連接電路如圖。 圖 PLL結(jié)構(gòu)內(nèi)部結(jié)構(gòu)框圖 PLL 輸出的 USB 時(shí)鐘頻率為 48MHz，它與內(nèi)部振蕩器的輸入時(shí)鐘頻率之間的數(shù)學(xué)關(guān)系是：USBclk=OSCclk(R+1) ／ N+1。因此為了產(chǎn)生 48MHz 的時(shí)鐘信號(hào)，必須根據(jù)振蕩器的頻率來(lái)配置合適的分頻數(shù)值（ N 和 R），典型的分頻值見(jiàn)表 。本系統(tǒng)選用 12MHz 晶振，因此需要將PLLDIV 寄存器設(shè)置為 30h。 表 典型分頻值設(shè)置 振 蕩器頻率 R+1 N+1 PLLDIV寄存器 3MHz 16 1 F0h 6MHz 8 1 70h 8MHz 6 1 50h 12MHz 4 1 30h 16MHz 3 1 20h 18MHz 8 3 72h 20MHz 12 5 B4h 24MHz 2 1 10h 32MHz 3 2 21h 軟件設(shè)計(jì) 本系統(tǒng)在軟件上主要包括三部分：固件程序、 USB 設(shè)備驅(qū)動(dòng)程序以及應(yīng)用程序 。通過(guò)固件程序和 USB 驅(qū)動(dòng)程序使 PC 機(jī)可以與 USB設(shè)備進(jìn)行正常的通信，并且數(shù)據(jù)采集系統(tǒng)可以進(jìn)行正常的數(shù)據(jù) 采集；通過(guò)界面程序的設(shè)計(jì)使采集到的數(shù)據(jù)波形圖可以在 PC 機(jī)界面上顯示出來(lái)。以下將分別進(jìn)行介紹。 固件程序 固件設(shè)計(jì)主要完成兩個(gè)方面的工作：控制 A/D 的采樣和通過(guò) USB 控制器與主機(jī)通信。由于單片機(jī)系統(tǒng)控制 A/D 采樣的工作非常簡(jiǎn)單，此處不做介紹。 對(duì)于固件程序的編程，其基本結(jié)構(gòu)如下： ① 初始化，包括處理器和外圍電路的初始化； ② 主函數(shù)，包括完成符合設(shè)備特定要求的代碼； ③ 中斷處理，包括處理各種中斷的程序代碼。 固件程序的代碼如下： define Usb_enable()(USBCON|=0x80)//USBE=1，使能 USB 控制器 define Usb_detach()(USBCON|=0x10)//DETACH=1，模擬 USB 總線(xiàn)斷開(kāi) define Usb_attach()(USBCONamp。=~0x10)//DETACH=0，模擬 USB 總線(xiàn)連接 v