【文章內(nèi)容簡介】 測(cè)誤差，溫度對(duì)于傳感器器件的影響很大，為此需要對(duì) MPX5050GP 傳感器的工作溫度范圍進(jìn)行分析其正常工作范圍如下圖6，在圖中在 0 到 80 攝氏度時(shí)顯示溫度誤差系數(shù)為 不變化狀態(tài)，在閾值外溫度誤差因素呈線性變化 圖 6 溫度對(duì)溫度誤差的關(guān)系 東華理工大學(xué)畢業(yè)設(shè)計(jì)（論文） 系統(tǒng)總體設(shè)計(jì)方案 7 A/D 轉(zhuǎn)換器介紹 模數(shù)轉(zhuǎn)換器的種類 非常 多，按 照 工作原理的不同，可分成間接 型 ADC 和直接 型ADC。 將 模擬量轉(zhuǎn)換成數(shù)字量是模擬量輸入通道的主要任務(wù) ,能實(shí)現(xiàn)該特性的器件稱為模數(shù)轉(zhuǎn)換器 ,簡稱 A/D 轉(zhuǎn)換器 . 間接 型 ADC 是將輸入模擬 信號(hào) 轉(zhuǎn)換 成中間量值對(duì)應(yīng)的時(shí)間或者頻率，在這個(gè)時(shí)間或頻率內(nèi)利用計(jì)數(shù)器對(duì)計(jì)數(shù)脈沖進(jìn)行計(jì)數(shù)，經(jīng)過計(jì)數(shù)器把 這些中間量轉(zhuǎn)換成數(shù)字量 。 常用的中間量是時(shí)間的 間接型 ADC 為 雙積分型 ADC。 對(duì)于 直接 型 ADC 來說 則 是把模擬量不需中間的環(huán)節(jié)轉(zhuǎn)換，不經(jīng)過中間量而直接完 成數(shù)字量 的轉(zhuǎn)換 ，常 見 的有并聯(lián)比較型ADC 和逐次逼近型 ADC。 并聯(lián)比較型 ADC：并聯(lián)比較型 ADC 采用 與各比較器一起相對(duì)相比 ，輸出 的各位數(shù)字信號(hào)僅 僅對(duì)比一次 并行 產(chǎn)生而成的 ，同時(shí)轉(zhuǎn)換速度 跟 碼位多少 沒有多大的關(guān)系， 所以它是 轉(zhuǎn)換速度 最快的一種 A/D 轉(zhuǎn)換器 ，同時(shí)轉(zhuǎn)換速度 跟 碼位多少 沒有多大的關(guān)系 。 但 并聯(lián)比較型 ADC 的缺點(diǎn)是成本高、功耗大、 電路復(fù)雜 。 輸出數(shù)字量位越多 ， 轉(zhuǎn)換電路越復(fù)雜 。所以 該類型 ADC 適用于要求高速、低分辯率的場(chǎng)合。 逐次逼近型 ADC：逐次逼近型 ADC 作為直接 ADC 的一種，產(chǎn)生一系列的參考電壓。與并聯(lián)比較 ADC 不同的是 逐次逼近型 ADC 它是逐個(gè)產(chǎn)生比較電壓，逐次與輸入模擬信號(hào)分別進(jìn)行比對(duì)，以漸漸靠近的方式來進(jìn)行模數(shù)的轉(zhuǎn)換。由于 逐次逼近型 ADC 每次轉(zhuǎn)換 都要逐位比較，對(duì)比與并聯(lián)比較型 ADC 來說轉(zhuǎn)換速度偏慢，與間接型雙積分 ADC轉(zhuǎn)換速度快。在位數(shù)多時(shí)， 逐次逼近型 ADC 所需的元器件比并聯(lián)型比較型少的多，所以在集成 ADC 中，應(yīng)用比較廣泛。 雙積分型 ADC： 屬于間接型 ADC， 其基本原理是 兩次積分的電壓值，把前端信號(hào)改變成與采樣電壓的具有線性關(guān)系的時(shí)間的間隔。在時(shí)間的間隔中，對(duì)計(jì)算數(shù)量的脈沖波進(jìn)行計(jì)算，得到的結(jié)果同時(shí)就是 A/D 轉(zhuǎn)換的輸出的數(shù)字量。 它與輸入模擬信號(hào)成正比。雙積分型 ADC 穩(wěn)定性能非常好 ，穩(wěn)定性好 ， 可以實(shí)現(xiàn) 很高要求 的模擬轉(zhuǎn)換要求 。 A/D 轉(zhuǎn)換器的選擇 在日常生產(chǎn)生活中 ,單片機(jī)獲得廣泛的應(yīng)用 ,許多單片機(jī)內(nèi)部具有 A/D轉(zhuǎn)換電路 ,但此類單片機(jī)在本系統(tǒng)的設(shè)計(jì)中性價(jià)比不高 ,為此我們可以選擇在普通單片機(jī)加個(gè) A/D 轉(zhuǎn)換電路 ,來實(shí)現(xiàn)模擬量到數(shù)字量的轉(zhuǎn)換 ,根據(jù)轉(zhuǎn)換器的接口模式 A/D 轉(zhuǎn)換器可以分為兩大分類串行模式和并行模式 ,并行接口為數(shù)據(jù)的各位同時(shí)進(jìn)行傳送 ,其特點(diǎn)是傳輸速度快 ,當(dāng)傳輸距離長時(shí)會(huì)有干擾 ,電路復(fù)雜 .而串行接口為數(shù)據(jù)一位位按順序傳送 ,特點(diǎn)通訊電路簡單 ,功耗低 ,性價(jià)比高。在本設(shè)計(jì)中選擇串行接口的 A/D 轉(zhuǎn)換器 ADC0832。 ADC0832 的特性說明 1. ADC0832 引腳功能 ADC0832 是八位分辨率，具有雙通道選擇 A/D 轉(zhuǎn)換芯片，其主要特點(diǎn)是集成度高，體積小，兼容性比較好，性價(jià)比高。芯片的轉(zhuǎn)換時(shí)間僅為 32us。轉(zhuǎn)換時(shí)間非常的短。當(dāng)東華理工大學(xué)畢業(yè)設(shè)計(jì)（論文） 系統(tǒng)總體設(shè)計(jì)方案 8 然為減少數(shù)據(jù)誤差，可以通過雙數(shù)據(jù)輸出作為數(shù)據(jù)的校檢來實(shí)現(xiàn)，其轉(zhuǎn)換速度快而且穩(wěn)定性比較好，通過 DI 數(shù)據(jù)輸入端口，根據(jù)配置位的選擇，實(shí)現(xiàn)通道功能的選擇其引腳圖如下圖 7 圖 7 ADC9832 引腳圖 ADC0832 芯片接口說明 如下表 2 表 2 ADC0832 引腳功能 端口 功能 CS 片選功能，低電平使能 CHO 模擬輸入通道 0，或作為 IN+/使用 CH1 模擬輸入通道 1，或作為 IN+/使用 GND 芯片參考 0 電位（地） DI 數(shù)據(jù)信號(hào)輸入，選擇通道控制 DO 數(shù)據(jù)信號(hào)輸出， 轉(zhuǎn)換數(shù)據(jù)輸出 CLK 芯片時(shí)鐘輸入 Vcc/REF 電源輸入及參考電壓輸入（復(fù)用） 東華理工大學(xué)畢業(yè)設(shè)計(jì)（論文） 系統(tǒng)總體設(shè)計(jì)方案 9 2. ADC0832 的特點(diǎn) 具有 8 位分辨率； 可以實(shí)現(xiàn) 雙通道 A/D 轉(zhuǎn)換； 3. ADC0832 的配置位說明 當(dāng)片選信號(hào) CS 為低電平時(shí)， ADC0832 開始啟動(dòng)。模擬通道 CH0 或 CH1 的選擇及單端輸入和差分輸入需要通過在第 2 和第 3 個(gè)脈沖下沉之前，輸入兩位數(shù)據(jù)來確定其輸入時(shí)序的配置位來確定，當(dāng)確定輸入格式，就需要分配輸入通道的正負(fù)極性，對(duì)于 CH0，CH1 兩個(gè)通道任何一個(gè)通道都可作為正極和負(fù)極。下表 3 為 ADC0832 的配置位 選通 表 3 配置位的邏輯表 輸入格式 配置位 選擇通道位 CH0 CH1 CHO CH1 差分 L L + L H + 單端 H L + H H + 表中“ +”表示輸入通道的端點(diǎn)是正極性；“ ”表示輸入端點(diǎn)為負(fù)極性， H 表示高電平 L 表示低電平。在配置位中 CH1 為 高位低位為 CH0。 ADC 的工作時(shí)序圖 在下圖 8 中為 ADC0832 的工作時(shí)序圖。從該圖中可得知，當(dāng)片選信號(hào) CS 從高電平變?yōu)榈碗娖降臅r(shí)候， ADC0832 開 始啟動(dòng)工作。在此當(dāng)在時(shí)鐘信號(hào) CLK 的上升沿時(shí)ADC0832 的寄存器接受 DI 端口所轉(zhuǎn)移來的的數(shù)據(jù)，在第一個(gè)時(shí)鐘信號(hào)周期期間，當(dāng)DI 為高電位時(shí)，開始輸入啟動(dòng)位和輸入兩位配置位。當(dāng)配置位確定后，同時(shí)選通輸入模擬通道， ADC0832 就開始轉(zhuǎn)換工作，為使選定的通道狀態(tài)不變，在工作開始后需要一個(gè)時(shí)鐘周期的來穩(wěn)定。從圖中看出在第四個(gè)時(shí)鐘時(shí)鐘下降沿時(shí) ADC0832 開始輸出轉(zhuǎn)換數(shù)據(jù)，數(shù)據(jù)輸出按照高位順序輸出，先輸出最高位（ D7~D0），兩次發(fā)送的最低位為共用，當(dāng)片選信號(hào)不再為低電平時(shí)， ADC0832 內(nèi)部的所有的寄存器清 0，輸 出變?yōu)楦咦钁B(tài)。當(dāng)在片選信號(hào)從高電位變?yōu)榈碗娢粫r(shí)， DI 中輸入啟動(dòng)位和配置位時(shí)， ADC0832 就開始進(jìn)行下一次的模擬轉(zhuǎn)換。 東華理工大學(xué)畢業(yè)設(shè)計(jì)（論文） 系統(tǒng)總體設(shè)計(jì)方案 10 圖 8 ADC0832 的工作時(shí)序圖 單片機(jī)對(duì) ADC0832 的控制 在 ADC0832 中由單片機(jī)確定片選信號(hào)，當(dāng)輸入 CS 片選信號(hào)為高電平時(shí)， ADC0832此芯片禁用， CLK 時(shí)鐘信號(hào)和 DO/DI 的 電平可為任意值。 ADC0832 處以未工作狀態(tài)。當(dāng)需要進(jìn)行 A/D 轉(zhuǎn)換時(shí)，單片機(jī)將片選 CS 使能端信號(hào)置為低電平并在轉(zhuǎn)換正常完成時(shí)一直延續(xù)此狀態(tài)， ADC0832 開始轉(zhuǎn)換工作，芯片時(shí)鐘輸入端 CLK 接受單片機(jī)時(shí)鐘信號(hào)。DO/DI 端口中由于在通信時(shí)分時(shí)采用，不同時(shí)有效并且與單片機(jī)的接口電路為雙向的，在電路設(shè)計(jì)連接中可以采用將 DO 和 DI 并聯(lián)在同一數(shù)據(jù)線上使用。在 DI 端輸入通道功能選擇的數(shù)據(jù)信號(hào)， DI 端必須處于高電平狀態(tài)在第一個(gè)時(shí)鐘脈沖的下沉之前，以確定開始工作信號(hào)，在第二 、 三個(gè)時(shí)鐘 脈沖下降沿 DI 端輸入兩位的配置位來確定 選通通道作用。選通功能選項(xiàng)如下表 4，表 5 所示 表 4 單通道輸入選通 MUX Address Channel SGL/DIF ODD/SIGN 0 1 1 0 + 1 1 + 表 5 差分輸入選通 MUX Address Channel SGL/DIF ODD/SIGN 0 1 0 0 + 0 1 + 在上示表 5 中，表示的為當(dāng)兩位配置位數(shù)據(jù)為“ 1”“ 0”時(shí)，只對(duì) CH0 進(jìn)行單通道輸入轉(zhuǎn)換。當(dāng)兩位配置位數(shù)據(jù)為“ 1”“ 1”時(shí)，僅對(duì) CH1 進(jìn)行單通道輸入轉(zhuǎn)換。在東華理工大學(xué)畢業(yè)設(shè)計(jì)（論文） 系統(tǒng)總體設(shè)計(jì)方案 11 表 5 中表示通道選擇差分輸入時(shí)的， 兩位配置位的數(shù)據(jù)，當(dāng)兩位配置位數(shù)據(jù)為“ 0”“ 0”時(shí)， CH0 將會(huì)作為正輸入端 IN+,而 CHI 將會(huì)作為負(fù)輸入端 IN進(jìn)行輸入 ,在兩位配置位為“ 0”“ 1”這種情況時(shí)， CHO 將會(huì)作為負(fù)輸入端 IN， CH1 作為正輸入端 IN+進(jìn)行輸入。經(jīng)過選通選擇后，在第三個(gè)脈沖下降沿 DI 不再進(jìn)行輸入電平， DO/DI 端開始采用DO 進(jìn)行轉(zhuǎn)換數(shù)據(jù)的讀取，第四個(gè)時(shí)鐘脈沖下降沿 DO 端輸出轉(zhuǎn)換數(shù)據(jù)最高位 DATA7。根據(jù)高位順序，隨后的每一個(gè)周期下降沿完成輸出下一位的數(shù)據(jù)，到第十一個(gè)周期下降沿輸出最低位數(shù)據(jù) DATA0，從 DATA7 至 DATA0 就此 完成一個(gè)字節(jié)的數(shù)據(jù)輸出。從第十一個(gè)時(shí)鐘下降沿開始輸出 DATA0，隨后每個(gè)時(shí)鐘下降沿開始數(shù)據(jù)的輸出，從低位DATA0 至 DATA7，到第 19 個(gè)脈沖下降沿時(shí)完成整個(gè)的數(shù)據(jù)的輸出，完成整個(gè)模擬量到數(shù)字量的轉(zhuǎn)換。最后將 CS 片選置高電平，直接將轉(zhuǎn)換的數(shù)字量進(jìn)行單片機(jī)進(jìn)行處理。 在本次系統(tǒng)設(shè)計(jì)中 ADC0832 對(duì) CHO 進(jìn)行單通道輸入轉(zhuǎn)換，在作為單通道模擬信號(hào)輸入時(shí)， ADC0832 輸入電壓為 0~5V 且 8 位分辨率時(shí)的電壓精度為 , 當(dāng) 作為由IN+與 IN輸入的輸入時(shí)，可 以 將電壓值設(shè)定在某一個(gè)較大范圍之內(nèi)，從而提高轉(zhuǎn) 換的寬度。 為能 [3]得到精確的反饋信息 ， 對(duì) IN+與 IN的 控制信號(hào)時(shí) ， ， IN+的電壓要大于 IN的電壓，否 則 將無法得到正確的反饋信號(hào)，轉(zhuǎn)換結(jié)果將為 00H。 AT89S52 單片機(jī) AT89S52 單片機(jī)簡介 AT89S52 為 ATMEL 公司生產(chǎn)的微控制器，與一般的單片機(jī)設(shè)備互相兼容，具有 [4]32個(gè)可編程 I/O 端口，完善的系統(tǒng)可編程 FLASH,可以滿足一般嵌入式設(shè)計(jì)。其功耗低，性價(jià)比高的特點(diǎn)使得在嵌入式系統(tǒng)中具有廣泛的應(yīng)用。引腳圖如圖 9 東華理工大學(xué)畢業(yè)設(shè)計(jì)（論文） 系統(tǒng)總體設(shè)計(jì)方案 12 圖 9 AT89S52 引腳分布圖 AT89S52 主要功能 （ 1） 在系統(tǒng)可編程 Flash （ 2） 晶片內(nèi)部具時(shí)鐘振蕩器 （ 3） 內(nèi)部程序存儲(chǔ)器為 8KB （ 4） 內(nèi)部數(shù)據(jù)存儲(chǔ)器為 256 字節(jié) （ 5） 三級(jí)加密程序存儲(chǔ)器 （ 6） 全雙工 UART 串行通道 AT89S52 各引腳功能 表 6 AT89S52 各引腳功能表 P0 口 P0 口為 8 位漏極開路的雙向 I/O 口。作輸出口時(shí)，每位 I/O 口驅(qū)動(dòng) 8 個(gè) TTL 邏輯電平。對(duì) P0 端口寫“ 1”時(shí)，引腳用作高阻抗輸入。 在程序校驗(yàn)時(shí)，輸出指令字節(jié)。程序校驗(yàn)時(shí)，需要外部上拉電阻。 P1 口 P1 口是 8 位雙向 I/O 口。其內(nèi)部具有上拉電阻。在 flash 編程和校驗(yàn)時(shí)， P1 口接收低 8 位地址字節(jié)。 引腳號(hào)第二功能： T2（定時(shí)器 /計(jì)數(shù)器 T2 的外部計(jì)數(shù)輸入），時(shí)鐘輸出 T2EX（定時(shí)器 /計(jì)數(shù)器 T2 的觸發(fā)控制） MOSI（在系統(tǒng)編程用） MISO（在系統(tǒng)編程用） SCK（在系統(tǒng)編程用） P2 口 是一個(gè) 8 位準(zhǔn)雙向 I/O 端口。其內(nèi)部帶有上拉電阻。具有兩種功能，第一作為準(zhǔn)雙向 I/O 端口使用。第二在訪問片外存儲(chǔ)器時(shí)，高 8 位地址總線。 P3 口 P3 口是一個(gè) 8 位雙向 I/O 端口。內(nèi)部具有上拉電阻的。 P3 口除了作為一般的準(zhǔn)雙向 I/O 外，在 flash 編程和校驗(yàn)時(shí)，東華理工大學(xué)畢業(yè)設(shè)計(jì)（論文） 系統(tǒng)總體設(shè)計(jì)方案 13 P3 口也接收一些控制信號(hào)。 端口引腳第二功能： RXD(串行輸入口 ) TXD(串行輸出口 ) INTO(外中斷 0) INT1(外中斷 1) TO(定時(shí) /計(jì)數(shù)器 0) T1(定時(shí) /計(jì)數(shù)器 1) WR(外部數(shù)據(jù)存儲(chǔ)器寫選通 ) RD(外部數(shù)據(jù)存儲(chǔ)器讀選通 ) RST 復(fù)位信號(hào)端，在為高電平有效。當(dāng)在此引腳保持兩個(gè)機(jī)器周期（ 24 個(gè)時(shí)鐘振蕩周期）以上的有效電平