【文章內(nèi)容簡介】 10 FPGA,CPLD 等高密度可編程邏輯器件（ PLD）來取代傳統(tǒng)鎖存器 IC 的方案。成本有所下降，但可擴(kuò)展性仍舊較差。因此，并行傳輸方式適用于顯示單元數(shù)目確定的條屏。 故有以下幾種控制方式： 一．以傳統(tǒng) 8051 單片機(jī)為控制器的 LED 顯示屏。因受到單片機(jī)運(yùn)算速度及通信速率的限制， LED 動態(tài)顯示的刷新率不可能做得太高。對顯示效果和移動算法的處理也比較吃力，在實(shí)際顯示效果上有比較明顯的閃爍感。除此之外，傳統(tǒng) 8051 單片機(jī)的內(nèi)部資源貧乏，僅 128 字節(jié)的數(shù)據(jù)存儲器，幾 K 字節(jié)的程序存儲器，無 E2PROM， SPI。這就需要對單片機(jī)擴(kuò)展外設(shè)，無疑增加了硬件成本。因此， 8051 控制的條屏只能用于顯示內(nèi)容及其簡單，不需要經(jīng)常更改顯示內(nèi)容的場合。 二．以 PIC 單片機(jī)為控制器的 LED 顯示屏。因 PIC 單片機(jī)是 RISC 架構(gòu)的工業(yè)專用單片機(jī)，處理指令的速度有所增加，抗干擾能力優(yōu)秀，型號種類繁多。作為條屏的控制器，可以明顯的改善顯示效果，同時 PIC 單片機(jī)內(nèi)部的資源較豐富，可節(jié)省外部電路設(shè)計(jì)難度，同時降低了硬件成本。因此，以 PIC 單片機(jī)為控制器的條屏目前仍是單色條屏市場的主流。 三．以 FPGA（ 復(fù)雜可編程邏輯門陣列）為控制器的 LED 顯示屏。 FPGA以高速、并行著稱。是近年來新興的可編程邏輯器件。用他作為 LED 顯示屏的控制器，能夠高速的處理色階 PWM 信號、高速的完成動態(tài)掃描邏輯、高速的完成字符移動算法。因此被運(yùn)用于雙基色、三基色的顯示系統(tǒng)。但是其成本較高，開發(fā)難度較大。 四．以 ARM（ 32 位 RISC 架構(gòu)高性能微處理器）為控制器的 LED 顯示屏。ARM 有著極 高的指令效率，極高的時鐘頻率。因此其運(yùn)算能力非常強(qiáng)大，內(nèi)部資源也十分豐富，極大的簡化了硬件設(shè)計(jì)的難度，縮短了開發(fā)周期。在條屏的運(yùn)用中，能用 ARM 來實(shí)現(xiàn)花樣繁多的顯示方式，以及高色階，多像素的全彩屏驅(qū)動。 ARM 與 FPGA 的組合更是功能強(qiáng)大，除了海量存儲技術(shù)，無線更新技術(shù)外，還能實(shí)時地顯示視頻信號。因此，以 ARM 為控制器的顯示屏常為視頻全彩屏。 第三 章 系統(tǒng)的設(shè)計(jì)與分析 11 第 三 章 系統(tǒng)的 設(shè)計(jì)與分析 字符顯示的實(shí)現(xiàn) 顯示一個簡體漢字，需要 16*16 點(diǎn)陣來描述。 本設(shè)計(jì)所用到的單紅模組是32*16 的點(diǎn)陣 LED 構(gòu)成，理論上可以同時顯示連 個字符，并且亮度呵清晰度較好。 滾屏 是 字符的位置 實(shí)現(xiàn)在大屏幕上的 移動 。 本設(shè)計(jì)采用軟件算法實(shí)現(xiàn)左滾屏、左暫停、 右滾屏，右暫停、 定格顯示等常見滾屏方式。 用硬件構(gòu)成復(fù)雜且不易升級，而 用軟件來完成滾屏算法，其最大的優(yōu)點(diǎn)在于成本低廉，而且可維護(hù)性、可升級性大大增強(qiáng)。 除了基本要求外，本設(shè)計(jì)還要實(shí)現(xiàn)顯示單元數(shù)目的隨意擴(kuò)展。 當(dāng)然受硬件地址的要求，不可能隨意擴(kuò)展至無限大。 在傳統(tǒng)的并行傳輸方式中，受到列數(shù)據(jù)鎖存器地址線數(shù)目的制約，不能隨意的增添顯示單元，且每個顯示單元的電路結(jié)構(gòu)不同 ,PCB 結(jié)構(gòu)也不同，完全不符合模塊化設(shè)計(jì)的要 求。 本設(shè)計(jì)放棄了 并行傳輸，采用串行鎖存技術(shù)，通過控制五根總線就能實(shí)現(xiàn)各顯示單元之間的列數(shù)據(jù)鎖存。不僅板間連接簡單，更是降低了 PCB 布局及布線的難度。每個顯示單元的 PCB 都是完全一樣的，便于量產(chǎn) 。 處理器及芯片選擇 因 本設(shè)計(jì)采用軟件來實(shí)現(xiàn)滾屏，且傳輸方式為串行方式。 采用 增強(qiáng) AVRRISC結(jié)構(gòu)的低功耗 8 位 CMOS 微控制器 ATmega16 為例來演示 。其先進(jìn)的指令集以及單時鐘周期指令執(zhí)行時間 ， ATmega16 的數(shù)據(jù)吞吐率高達(dá) 1MIPS/MHz，ATmega16AVR 內(nèi)核具有豐富的指令集和 32 個通用工作寄存器 。所有的寄存器都直接與算邏單元 (ALU)相連接，使得一條指令可以在一個時鐘周期內(nèi)同時訪問兩個獨(dú)立的寄存器。這種結(jié)構(gòu)大大提高了代碼效率，并且具有比普通的 CISC 微控制器最高至 10 倍的數(shù)據(jù)吞吐率。 行列驅(qū)動芯片采用 APM4953 和 74HC595，采用 74LS245 作為 LED 驅(qū)動，第三 章 系統(tǒng)的設(shè)計(jì)與分析 12 信號為 A/B 兩根線，對應(yīng)四種方式輸出。此時 74LS138 為信號線譯碼，并對應(yīng)輸出到行列線。 系統(tǒng)框圖構(gòu)成 數(shù)據(jù)發(fā)送 RS232 回讀屏參 一般 LED 顯示系統(tǒng)是由 PC 機(jī)和單片機(jī)組成。有兩種形式?？梢砸慌_ PC 機(jī)對應(yīng)一臺單片機(jī)，也可以一臺 PC 機(jī)對應(yīng)多臺單片機(jī)，這時候 PC 機(jī)在控制中心作為上位機(jī)，下位機(jī)采用單片機(jī)?；趩纹瑱C(jī)的 LED 顯示屏控制電路是系統(tǒng)的核心，完成對 LED 顯示屏的動態(tài)掃描控制， PC 用于后級管理和控制。 PC 機(jī)與單片機(jī)之間采用 RS232/485 通信標(biāo)準(zhǔn)，由上位機(jī)發(fā)送信號，下位機(jī)接收。當(dāng)各個圖文屏需要 顯示不同內(nèi)容時，可以通過對不同編號的下位機(jī)傳送不同的顯示數(shù)據(jù)的方法來實(shí)現(xiàn)。 顯示內(nèi)容的更新 目前 常用的下載方式有串口下載、 USB 下載、無線下載等?？紤]到本設(shè)計(jì)的上、下位機(jī)進(jìn)行一次通信時的數(shù)據(jù)量不大（ 2KB 以內(nèi)），而且對通信的速度及可靠性要求并不嚴(yán)格。因此本設(shè)計(jì)采用 PC 機(jī)串口來作為下載接口， PC 機(jī)串口為 RS232C 標(biāo)準(zhǔn)，其特點(diǎn)是共模傳輸，因此通信電纜可以是成本低廉的普通雙絞線，同軸屏蔽線等。 PC 機(jī)串口的驅(qū)動程序編寫較為簡單，不需要掌握復(fù)雜的通信協(xié)議。 漢字點(diǎn)陣數(shù)據(jù)采用現(xiàn)成的字庫芯片，需要通過漢字的機(jī)內(nèi)碼作地址來取出相應(yīng)漢字的點(diǎn)陣字模數(shù)據(jù)。因此上位機(jī)軟件的任務(wù)就是：將待顯示的字符轉(zhuǎn)換成對應(yīng)的標(biāo)準(zhǔn)機(jī)內(nèi)碼， 并把操作者對下位機(jī)顯示方式、速度等進(jìn)行設(shè)置的常數(shù)，通過 RS232 總線按一定的通信協(xié)議一起發(fā)送到下位機(jī)。 PC 機(jī) 單片機(jī) 控制電路 LED 屏幕 第四 章 硬件電路設(shè)計(jì) 13 第 四 章 硬件電路設(shè)計(jì) 所用芯片指標(biāo)以及特點(diǎn) 74LS245 驅(qū)動芯片 功能：總線驅(qū)動 74LS245 是我們常用的芯片，用來驅(qū)動 led 或者其他的設(shè)備，它是 8 路同相三態(tài)雙向總線收發(fā)器，可雙向傳輸數(shù)據(jù)。 74LS245 還具有雙向三態(tài)功能，既可以輸出，也可以輸入數(shù)據(jù)。 當(dāng) 8051 等 單片機(jī)的 P0 口總線負(fù)載達(dá)到或超過 P0 最大負(fù)載能力時，必須接入 74LS245 等總線驅(qū)動器。當(dāng)片選端 /CE 低電平有效時， DIR=“0”，信號由 B 向 A 傳輸；（接收） DIR=“1”，信號由 A 向 B 傳輸；（發(fā)送）當(dāng) /CE 為高電平時，A、 B 均為高阻態(tài)。 由于 P2 口始終輸出地址的高 8 位，接口時 74LS245 的三態(tài)控制端 /1G 和 /2G接地， P2 口與驅(qū)動器輸入線對應(yīng)相連。 P0 口與 74LS245 輸入端相連 ,/E 端接地，保證數(shù)據(jù)現(xiàn)暢通。 8051 的 /RD 和 /PSEN 相與后接 DIR，使得 /RD 或 /PSEN 有效時， 74LS245 輸入（ ←Di ），其它時間處于輸出（ →Di ）。 圖 74LS245 管腳圖 第四 章 硬件電路設(shè)計(jì) 14 1 23 45 67 89 1011 1213 1415 16J P 1H E A D E R 8 X 2G19D I R1A12B118A23B217A34B316A45B415A56B514A67B613A78B712A89B811VCC20GND10U17 4 L S 2 4 5S E ROEC K LS C L KV C CS C L KR C L K138_A138_BV C CV C CR?1KR?4 . 7 KR?1KR?4 . 7 K. 圖 74ls245 在本設(shè)計(jì)中的應(yīng)用 74HC595 列驅(qū)動芯片 功能： 8 列驅(qū)動 1 、描述 74HC595 是硅結(jié)構(gòu)的 CMOS 器件， 兼容低電壓 TTL電路，遵守 JEDEC 標(biāo)第四 章 硬件電路設(shè)計(jì) 15 準(zhǔn)。 74HC595 是具有 8 位移位寄存器和一個存儲器，三態(tài)輸出功能。 移位寄存器和存儲器是分別的時鐘。 數(shù)據(jù)在 SCHcp 的上升沿輸入，在 STcp 的上升沿進(jìn)入的存儲寄存器中去。如果兩個時鐘連在一起，則移位寄存器總是比存儲寄存器早一個脈沖。 移位寄存器有一個串行移位輸入（ Ds），和一個串行輸出（ Q7’） ,和一個異步的低電平復(fù)位 ，存儲寄存器有一個并行 8 位的，具備三態(tài)的總線輸出，當(dāng)使能 OE 時（為低電平），存儲寄存器的數(shù)據(jù)輸出到總線。 8 位串行輸入 /輸出或者并行輸出移位寄存器，具有高阻關(guān)斷狀態(tài)。三態(tài)。 特點(diǎn)： 是 8 位串行輸入 /8 位串行或并行輸出存儲狀態(tài)寄存器，三種狀態(tài)輸出寄存器可以直接清除 100MHz 的移位頻率 輸出能力： 并行輸出，總線驅(qū)動； 串行輸出；標(biāo)準(zhǔn)中等規(guī)模集成電路 595 移位寄存器有一個串行移位輸入（ Ds），和一個串行輸出（ Q7’） ,和一個異步的低電平復(fù)位，存儲寄存器有一個并行 8 位的，具備三態(tài)的總線輸出，當(dāng)使能 OE 時（為低電平），存儲寄存器的數(shù)據(jù)輸出到總線。 若使用第一種方式，其掃描頻率必須大于 16 64=1024Hz，周期小于 lms即可。若使用第二和第三種方式，則頻率必須大于 16 8=128Hz，周期小于 7． 8ms即可符合視覺暫留要求。此外一次驅(qū)動一列或一行 (8 顆 LED)時需外加驅(qū)動電路提高電流，否則 LED 亮度會不足。 應(yīng)用中驅(qū)動電路如下圖所示： 第四 章 硬件電路設(shè)計(jì) 16 APM4953K 行驅(qū)動芯片 功能：行驅(qū)動 第四 章 硬件電路設(shè)計(jì) 17 在應(yīng)用中，第 1 和第 3 腳接 +5 電源，而第 8 腳接地。信號輸入端為第 4 腳，也就是 G1 和 G2 腳。這為 p 溝道 mos 管，當(dāng)有信號（干擾信號無法啟動門限電壓）時， mos 管導(dǎo)通，對應(yīng)行得電。 1 23 45 67 89 1011 1213 1415 16J P 1H E A D E R 8 X 21 23 45 67 89 1011 1213 1415 16J P 2H E A D E R 8 X 2G19D I R1A12B118A23B217A34B316A45B415A56B514A67B613A78B712A89B811U17 4 L S 2 4 51 2U 2 A7 4 F 0 43 4U 2 B7 4 F 0 4R51KR61KR71KR81KR 1 04KR 1 14KR 1 24KR 1 34K1234 56784953R34 9 5 3 S S1234 56784953R24 9 5 3 S S1234 56784953R44 9 5 3 S S1234 56784953R94 9 5 3 S S595_14OEC K LS C L KV C CV C CS C L KC K LOE ABA1B2C3G 2 A4G 2 B5G16Y77Y69Y510Y411Y312Y213Y114Y015R17 4 H C 1 3 8V C C5 9 5 _ 8 Q 7 ‘V C C595_11595_12138_A138_BP 1 6 _ 1 / 4 掃描.. 圖 行列驅(qū)動在本設(shè)計(jì)中的應(yīng)用 第四 章 硬件電路設(shè)計(jì) 18 74LS138 譯碼芯片 功能：行譯碼 74LS138 為 3 線－ 8 線譯碼器，共有 54/74S138 和 54/74LS138 兩種線路結(jié)構(gòu)型式，其工作原理如下： 當(dāng)一個選通端（ G1）為高電平，另兩個選通端（ /(G2A)和 /(G2B)）為低電平時，可將地址端（ A、 B、 C）的二進(jìn)制編碼在一個對應(yīng)的輸出端以低電平譯出。 利用 G /(G2A)和 /(G2B)可級聯(lián)擴(kuò)展成 24 線譯碼器；若外 接一個反相器還可級聯(lián)擴(kuò)展成 32 線譯碼器。 若將選通端中的一個作為數(shù)據(jù)輸入端時， 74LS138還可作數(shù)據(jù)分配器。 圖 74LS138 譯碼芯片引腳圖 第四 章 硬件電路設(shè)計(jì) 19 1 23 45 67 89 1011 1213 1415 16J P 2