【文章內容簡介】 K2 鍵調整分， K3 鍵設置完成。 系統(tǒng)主要特點 ⒈ 本設計以硬件和軟件相結合為指導思想，通過軟件編程實現(xiàn)系統(tǒng)大部分功能，電路簡單明了，系統(tǒng)控制靈活、穩(wěn)定性高，能很好地滿足本設計的基本要求和擴展要求。 ⒉ 本設計采用單片機 AT89S51 來設計完成 ,由于其功能的實現(xiàn)主要通過軟件 8 編程來完成 ,那么就降低了硬件電路的復雜性 , 減小 了 電磁干擾和因元器件精度不夠引起的誤差 ， 而且其成本也有所降低。 AT89S51 是低功耗、高性能 CMOS 8 位單片機，片內含 4KB 在系統(tǒng)編 程（ ISP）的 Flash 只讀程序存儲器 , 器件采用 ATMEL公司的高密度、非易失性存儲技術 制造 ，兼容標準 8051 指令系統(tǒng)及引腳 。 ⒊ 本設計采用 DS1302 為實時控制芯片 。通常用的單片機沒有實時時鐘部件，如果需要此功能就得使用定時器來實現(xiàn)，而一旦系統(tǒng)掉電時鐘就不能運行，這在需要實時時鐘的系統(tǒng)中是不允許的，即便使用備用電池，通用單片機系統(tǒng)的功耗較大而通常堅持不久。這就要求一種功能強、功耗小、計時精度高的高性能時鐘芯片，而 DS1302 能很好地滿足設計的要求。 ⒋ 本設計采用 字符 型 液晶顯示器 LCD1602 來實現(xiàn)顯 示電路的功能 。普通的七段顯示器一般用來顯示數(shù)字，若遇到要顯示英文文字時，則會選擇使用 LCD 顯示。LCD顯示 已 成為便攜式應用中的主流顯示技術 ， LCD 顯示器具有功耗低、體積小、顯示內容豐富、超薄輕巧、操作方便等優(yōu)點。 9 第 3 章 系統(tǒng)硬件電路設計 系統(tǒng)硬件電路設計是整個系統(tǒng)的基礎，要考慮的方方面面很多，除了實現(xiàn)本設計基本功能以外，主要還要考慮如下幾個因素：①系統(tǒng)穩(wěn)定度；②器件的通用性或易選購性；③軟件編程的易實現(xiàn)性；④系統(tǒng)其它功能及性能指標。因此硬件電路設計至關重要。 本系統(tǒng)能夠準確顯 示時間 (顯示格式為“ TIME：時時：分分：秒秒” )，并具有可隨時進行時間調整、定時時間設置、鬧鈴開 /關等功能 ， 同時在掉電情況下也能進行時間計數(shù)。硬件電路分為以下幾個模塊： 1） 單片機控制系統(tǒng)的設計 2） 實時控制 電路 的設計 3） 校時定時 電路 的設計 4） 顯示電路的設計 5） 報時 電路 的設計 6） 電源的設計 下面分別介紹各個 模塊 的功能及其工作原理。 單片機控制系統(tǒng)的設計 單片機作為整個硬件系統(tǒng)的核心，它既是協(xié)調整機工作的控制器，又是數(shù)據(jù)處理器。它由單片機、時鐘電路、復位電路等組成。 為了簡化電路、降低成本、提 高可靠性， 本設計采用 AT89S51 作為主控制器， 外加一些控制電路來實現(xiàn) 時 鐘的基本功能 。 主控芯片 AT89S51的介紹 AT89S51 是 一種 低功耗 、 高性能 CMOS 8 位單片機，片內含 4k Bytes 可系統(tǒng)編程的 Flash 只讀程序存儲器，器件采用 ATMEL 公司的高密度、非易失性存儲技術制造，兼容標準 MCS51 指令系統(tǒng)及 80C51 引腳結構 。 芯片內集成了通用 8 位 CPU和 在系統(tǒng)可編程（ ISP） Flash 存儲單元， 使得 AT89S51 可為 眾 多嵌入式控制應用系統(tǒng)提供高性價比的解決方案。 此外， AT89S51 可 降至 0Hz 的靜態(tài)邏輯操作， 并 支持兩種軟件可選的節(jié)電 工作 模式?？臻e模式下， CPU 停止 工作 而 允許 RAM、 定時 器 /計數(shù)器 、 串行 10 通信 口 及 外中斷系統(tǒng)繼續(xù)工作 。 掉電模式 下， 凍結振蕩器而保存 RAM的數(shù)據(jù)，停止芯片其它功能直至外中斷激活或硬件復位。同時 AT89S51 還具有 PDIP、TQFP 和 PLCC 三種封裝形式，以適應不同產(chǎn)品的需求。 如圖 所示，為AT89S51 的 PDIP 封裝形式的 引腳圖。 ⒈ AT89S51 主要性能參數(shù)： 與 MCS51單片機產(chǎn)品兼容 4K 字節(jié)在系統(tǒng)編程（ ISP） Flash 存儲器 1000次擦寫周期 全靜態(tài)操作： 0Hz～ 33MHz 三級加密程序存儲器 128 8 字節(jié)內部 RAM 32 個可編程 I/O 口線 2 個 16 位定時器 /計數(shù)器 6 個中斷源 全雙工串行 UART 通道 低功耗空閑和掉電模式 掉電后中斷可喚醒系統(tǒng) 看門狗（ WDT）定時器及雙數(shù)據(jù)指針 圖 AT89S51 引腳圖 掉電標識符和快速編程特性 ⒉ AT89S51 芯片 40 個 引腳功能說明： VCC： 電源 電壓。 GND：接地。 P0 口： P0 口 是 一 組 8 位漏級開路雙向 I/O 口， 即地址 /數(shù)據(jù)總線復用口。作為輸 出口用時，每位能驅動 8個 TTL邏輯門電路，對端口寫“ 1”可作為高阻抗輸入端用。 P0 口還能在訪問外部數(shù)據(jù)存儲器或程序存儲器時，轉換地址和數(shù)據(jù)總線復用，并在這時激活內部的上拉電阻。在 Flash 編程時， P0 口 接收指令字節(jié) ， 在程序校驗 時， P0 口 輸出 指令字節(jié) ，此時 要求外接上拉電阻。 P1口： P1 口是一個內部提供上拉電阻的 8 位雙向 I/O 口， P1 口 的輸出 緩沖 級可驅動 4 個 TTL 邏輯 門電 路 。對端口寫 “1” ，通過內部的 上拉 電阻把端口拉到高電平，此時可作為輸入口。 作輸入口使用時，因為內部存在上拉電阻，某個引腳被外部信號拉低時會 輸出一個電流。 在 Flash 編程和 程序 校驗時， P1 口 接收低 8位地址。 11 P2口： P2 口 是 一個內部 提供 上拉電阻的 8 位雙向 I/O 口， P2 口 的輸出 緩沖 級可驅動 4 個 TTL 邏輯 門電 路 。對端口寫 “1” ，通過內部的 上拉 電阻把端口拉到高電平，此時可作為輸入口。 作輸入口使用時，因為內部存在上拉電阻，某個引腳被外部信號拉低時會輸出一個電流。在訪問外部程序存儲器 或 16 位地址外部數(shù)據(jù)存儲器時， P2 口輸出高 8 位地址 數(shù)據(jù) 。在訪問 8 位地址的外部數(shù)據(jù)存儲器時， P2口線上的內容在整個 訪問 期間不變。在 Flash 編程 或 校驗時 ， P2 口接收高 8 位地址和 其它 控制信號。 P3口： P3 口 是一組 內部 提供 上拉電阻 的 8 位 雙向 I/O 口 。 P3 口 的輸出 緩沖 級可驅動 4 個 TTL 邏輯 門電 路 。 對 P3口寫入 “1” 時 ，它們被內部上拉 電阻拉 為高電平，并用作輸入 口 。作為輸入 口時 ， 被外部拉低的 P3口將 用上拉電阻 輸出電流 。 P3口除了作為一般 I/O 口外，更重要的用途是它的第二功能，如表 所示 。 表 P3口引腳的第二功能 端口引腳 第二功能 RXD（串行輸入口） TXD（串行輸出口） INT0（外部中斷 0） INT1（外部中斷 1） T0（定時器 /計數(shù)器 0外部輸入） T1（定時器 /計數(shù)器 1外部輸入） WR（外部數(shù)據(jù)存儲器寫選通） RD（外部數(shù)據(jù)存儲器讀選通） P3口還接收一些用于 Flash 編程和程序校驗的控制信號。 RST：復位輸入。當振蕩器 工作 時， RST 引腳出現(xiàn)兩個機器周期以上的高電平將使單片機復位。 ALE/PROG：當訪問外部程序存儲器或數(shù)據(jù)存儲器時， ALE 輸出脈沖用于鎖存地址的低 8 位字節(jié)。即使不訪問外部存儲器， ALE 仍 以時鐘振蕩頻率的 1/6 輸出固定的正脈沖信號，因此它可對輸出時鐘或用 于定時目的。要注意的是：每當訪問外部數(shù)據(jù)存儲器時將跳過一個 ALE 脈沖 。對 Flash 存儲器編程時， 該 引腳還用于輸入編程脈沖。如 有 必要，可 通過 對特殊 功能 寄存器區(qū)中的 8EH 單元的 D0 位置禁止ALE操作。 該 位置后只有一條 MOVX 和 MOVC 指令 ALE 才會被 激活 。此外， 該 引腳會被 微弱拉高，單片機執(zhí)行外部程序時，應設置 ALE無效。 12 PSEN：程序儲存允許輸出是外部程序存儲器的讀選通信號，當 AT89S51 由外部程序存儲器讀取指令時，每個機器周期兩次 PSEN 有效，即輸出兩個脈沖。當訪問外部數(shù)據(jù)存儲器時，這兩次有效的 PSEN 信號不出現(xiàn)。 EA/VPP：外部訪問允許。欲使 CPU 僅訪問外部程序存儲器， EA 端必須保持低電平。需要注意的是：如果加密位 LB1被編程，復位時內部會鎖存 EA 端狀態(tài)。如EA端為高電平， CPU 則執(zhí)行內部程序存儲器中的指令。 Flash 存儲器編程時，該引腳加上 +12V 的編程電壓 VPP。 XTAL1：振蕩器反相放大器及內部時鐘發(fā)生器的輸入端。 XTAL2：振蕩器反相放大器的輸出端。 AT89S51 最小系統(tǒng)的設計 通常 , 將完成單片機最基本功能 , 沒有外圍器件及外設接口擴展的系統(tǒng)稱之為單片機最小系統(tǒng) , 簡稱 最小系統(tǒng)。 根據(jù)系統(tǒng)設計要求，結合性能分析，設計的單片機最小系統(tǒng)如圖 所示。 圖 單片機最小系統(tǒng) 13 ⒈ 時鐘電路 ： AT89S51 單片機有一個用于構成內部振蕩器的反相放大器，反相放大器的輸入端為 XTAL1，輸出端為 XTAL2，兩端連接石英晶體及兩個 瓷片 電容形成穩(wěn)定的自激振蕩器。在本次設計中電容 均 取 22pF，石英晶體的振蕩頻率 選12MHz。 ⒉ 復位電路： 復位是單片機的初始化操作，復位后可使 CPU 及系統(tǒng)各部件處于確定的初始狀態(tài)，并從初始狀態(tài)開始正常工作。復位電路則是實現(xiàn)這一功能的實際執(zhí)行者 , 它應 該使高電平的復位信號持續(xù)兩個機器周期以上。常用的復位電路有上電復位和手動復位兩種， 本設計中的復位電路集手動復位及上電復位于一體：（ 1）上電復位是通過外部復位電路的 22uF 電容的充電來實現(xiàn)的，這樣只要電源 VCC 的上升時間不超過 1ms，就可以實現(xiàn)自動上電復位。（ 2）按鍵手動復位是通過使復位端經(jīng)電阻與 VCC 接通而實現(xiàn)的。 實時控制電路的設計 本設計采用 DS1302 為實時控制芯片 ， 單片機從中讀取數(shù)據(jù)送到 LCD 顯示器上顯示，從而實現(xiàn) 時 鐘的功能 ， 并接 后 備電源以 便 在 主 電源斷電時其控制電路仍 能計時 ，能滿足設計要求。 時鐘芯片 DS1302 性能簡介 DS1302 是 Dallas 公司生產(chǎn)的一種 高性能、低功耗、帶 RAM 的實時時鐘芯片，它通過串行方式與單片機進行數(shù)據(jù)傳送，能夠向單片機提供包括秒、分、時、日、月、年等在內的實時時間信息， 而且精度高。 工作電壓寬達 ～ ， 時耗電小于 300nA， 它還擁有用于主電源和 后備 電源的雙電源引腳，在主電源關閉的情況下，也能保持時鐘的連續(xù)運行。 DS1302 時鐘芯片內主要包括移位寄存器、控制邏輯電路、振蕩器、實時時鐘電路以及用于高速暫存的 31 字節(jié) RAM。 DS1302 與 單片機系統(tǒng)的數(shù)據(jù)傳送依靠 RST、I/O、 SCLK 三根端線即可完成。其工作過程可概括為：首先系統(tǒng) RST 引腳驅動至高電平 , 然后在作用于 SCLK 時鐘脈沖的作用下 , 通過 I/O 引腳向 DS1302 輸人地址 /命令字節(jié) , 隨后再在 SCLK 時鐘脈沖的配合下 , 從 I/O 引腳寫入或讀出相應的數(shù)據(jù)字節(jié)。因此 , 其與單片機之間的數(shù)據(jù)傳送是十分容易實現(xiàn)的。如圖 所示，為DS1302 芯片的引腳圖。 14 ⒈ DS1302 引腳說明： X1， X2 晶振引腳 GND 接地引腳 RST 復位端 I/O 數(shù)據(jù)輸入 /輸出端口 SCLK 串行時鐘端口 VCC1 后備 電源引腳 VCC2 主電源引腳 圖 DS1302引腳圖 ⒉ DS1302 的控制字節(jié) DS1302 的控制字如 圖 所示?？刂谱止?jié)的最高有效位（位 7）必須是邏輯 1，如果它為 0，則不能把數(shù)據(jù)寫入到 DS1302 中 ； 位 6 如果為 0，則表示存取日歷時鐘數(shù)據(jù)，為 1 表示存取 RAM 數(shù)據(jù) ； 位 5 至位 1 指示操作 單元的地址 ； 最低有效位（位 0）如為 0 表示要進行寫操作，為 1表示進行讀操作，控制字節(jié)總是從最低位開始輸出。 圖 DS1302的控制字格式 ⒊ 復位 通過把 RST 輸入驅動置高電平來啟動所有的數(shù)據(jù)傳送 。 RST 輸入有兩種功能：（ 1） RST 接通控制邏輯，允許地址／命令序列送入移位寄存器； （ 2） RST 提供了終止單字節(jié)或多字節(jié)數(shù)據(jù)的傳送手段。當 RST 為高電平時，所有的數(shù)據(jù)傳送被初始化，允許對 DS1302 進行操作。如果在傳送過程中置 RST 為低電平，則會終止此次數(shù)據(jù)傳送，并且 I/O引腳變?yōu)楦咦钁B(tài)。上電運行時，在 Vcc≥ 之前， RST 必須保持低電平。只有在 SCLK 為低電平時，才能將 RST 置為高電平。 ⒋ 數(shù)據(jù)輸入輸出 在控制指令字輸入后的下一個 SCLK 時鐘的上升沿時，數(shù)據(jù)被寫入 DS1302，數(shù)據(jù)輸入從低位即位 0開始。同樣，在緊跟 8位的控制指令字后的下一個