【文章內(nèi)容簡介】 口是一個(gè)具有內(nèi)部上拉電阻的 8 位雙向 I/O 口， P1 輸出緩沖器能驅(qū)動(dòng)個(gè) TTL 邏輯電平。對 P1 端口寫 “1”時(shí)，內(nèi)部上拉電阻把端口拉高，此時(shí)可以作為輸入口使用。作輸為入使用時(shí)，被輸入信號拉低的引腳由于內(nèi)部上拉電阻的原因，將輸出電流 IIL。此外， 和 分別作定時(shí)器 /計(jì)數(shù)器 2 的外部計(jì)數(shù)輸入（ ）和時(shí)器 /計(jì)數(shù)器 2 的觸發(fā)輸入（ ），具體如表 31 所示。在 flash 編 程和校驗(yàn)時(shí)， P1 口接收低 8 位地址字節(jié)。 表 31 P1 端口 第二功能 口線 第二功能 信號名稱 T2 定時(shí)器 /計(jì)數(shù)器 T2 的外部計(jì)數(shù)輸入，時(shí)鐘輸出 T2EX 定時(shí)器 /計(jì)數(shù)器 T2 的捕捉 /重載觸發(fā)信號和方向控制 MOSI 在系統(tǒng)編程用 MISO 在系統(tǒng)編程用 SCK 在系統(tǒng)編程用 P2 端口： P2 口也是一個(gè)具有內(nèi)部上拉電阻的 8 位雙向 I/O 口， P2 輸出緩沖器能驅(qū)動(dòng) 4 個(gè) TTL 邏輯平。對 P2 端口寫 “1”時(shí)，內(nèi)部上拉電阻把端口拉高，此時(shí)可以作為輸入口使用。作為輸入使用時(shí)，輸入信號拉低的引腳由于內(nèi)部上拉電阻的原因，將輸出電流 IIL。在訪問外部程序存儲(chǔ)器或用 16 位地讀取外部數(shù)據(jù)存儲(chǔ)器（例如執(zhí)行MOVX@DPTR）時(shí)， P2 口送出高八位地址。在這種應(yīng)用中， P2 口使用強(qiáng)的內(nèi)部上拉發(fā)送 1。在使用 8 位地址（如 MOVX@RI）訪問外部數(shù)據(jù)存儲(chǔ)器時(shí)， P2 口輸出 P2 鎖存器內(nèi)容。在 flash 編程和校驗(yàn)時(shí)， P2 口也接收高 8 位地址字節(jié)和一些控制信號。 P3 端口： P3 口是一個(gè)具有內(nèi)部上拉電阻的 8 位雙向 I/O 口， P3 輸出緩沖器能驅(qū)動(dòng) 4 個(gè) TTL 邏輯電基于單片機(jī)控制的直流恒流源的設(shè)計(jì)對 P3 端口寫 “1”時(shí)，內(nèi)部上拉電阻把端口拉高，此時(shí)可以作為輸入口使用。作為輸入使用時(shí)，被輸入信號拉低的引腳由于內(nèi)部上拉電阻的原因，將輸出電流 IIL。 P3 口亦作為 AT89S52 特殊功能（第二功能）使用，如表 32 所示。在 flash 編程和校驗(yàn)時(shí)， P3 口也接收一些控制信號 。 表 32 P3 端口 第二功能 口線 第二功能 信號名稱 RXD 串行輸入 TXD 串行輸出 INT0 外部中斷 0 INT1 外部中斷 1 T0 定時(shí)器 0 外部輸入 T1 定時(shí)器 1 外部輸入 WR 外部數(shù)據(jù)存儲(chǔ)器寫選通 RD 外部數(shù)據(jù)存儲(chǔ)器讀選通 (3)控制信號引腳 RST：復(fù)位輸入端。晶振工作時(shí)， RST 引腳的輸入高電平有 2 個(gè)機(jī)器周期就會(huì)對單片機(jī)復(fù)位。看門狗計(jì)時(shí)完成后， RST 引腳輸出 96 個(gè)晶振周期的高電平。特殊寄存器 AUXR(地址 8EH)上的 DISRTO 位可以使此功能無效。 DISRTO 默認(rèn)狀態(tài)下，復(fù)位高電平有效。 ALE/ PROG ：地址鎖存控制信號。存取外部程序存儲(chǔ)器時(shí)，這個(gè)輸出信號用于鎖存低 8 位地址。在對 flash 存儲(chǔ)器編程時(shí)，此引腳也用作編程輸入脈沖 PROG 。在一 般情況下， ALE 以晶振六分之一的固定頻率輸出脈沖，可用作外部定時(shí)器或時(shí)鐘使用。然而，特別強(qiáng)調(diào)，在每次訪問外部數(shù)據(jù)存儲(chǔ)器時(shí)，會(huì)跳過一個(gè) ALE 脈沖。在需要時(shí)，可以將地址為 8EH 的 SFR 寄存器的第 0 位置為 “1”，從而屏蔽 ALE 的工作。而只有在 MOVX 或 MOVC 指令執(zhí)行時(shí) ALE 才被激活。在單片機(jī)處于外部執(zhí)行方式時(shí)，對ALE 屏 蔽位置 “1”并不起作用。 PSEN ：外部程序存儲(chǔ)器選通信號。當(dāng) AT89S52 從外部程序存儲(chǔ)器執(zhí)行外部代碼時(shí)， PSEN 在每個(gè)機(jī)器周期被激活兩次，而在訪問外部數(shù)據(jù)存儲(chǔ)器時(shí)， PSEN 的兩次激活會(huì)被跳過。 EA /VPP：訪問外部程序存儲(chǔ)器控制信號。為使能從 0000H 到 FFFFH 的外部程序存儲(chǔ)器讀取指令， EA 必須接 GND。為了執(zhí)行內(nèi)部程序指令， EA 應(yīng)該接 VCC。在flash 編程期間， EA 也接收 12 伏 VPP 電壓。 (4)振蕩器引腳 XTAL1：振蕩器反相放大器和內(nèi)部時(shí)鐘發(fā)生電路的輸入端。 XTAL2：振蕩器反相放大器的輸出端。 AT89S52 中有一個(gè)構(gòu)成內(nèi)部振蕩器的高增益反相放大器，引腳 XTAL1 和 XTAL2分別是該放大器的輸入和輸出端。這個(gè)放大器與作為反饋元件的片外石英晶體或陶瓷諧振器一起構(gòu)成自激振蕩器，振蕩電路 如圖 左圖所示 [7]。 外接石英晶體 (或陶瓷諧振器 )及電容 C1， C2 接在放大器的反饋回路中構(gòu)成并聯(lián)振蕩電路。對外電容 C1， C2 雖然沒有十分嚴(yán)格的要求，但電容容量的大小會(huì)輕微影響振蕩頻率的高低、振蕩器工作穩(wěn)定性、起振的難易程度及溫度的穩(wěn)定性。如果使用石英晶體，電容使用 30pF 士 l0pF，如果使用陶瓷諧振器 ， 電容使用 40pF 士 l0pF。 用戶也可以使用外部時(shí)鐘。采用外部時(shí)鐘的電路如圖 32 右圖所示。在這種情況下，外部時(shí)鐘脈接到 XTAL1 端，即內(nèi)部時(shí)鐘發(fā)生器的輸入端， XTAL2 端懸空。由于外部時(shí)鐘信號是通過一 個(gè) 2 分頻觸發(fā)器后作為內(nèi)部時(shí)鐘信號的，所以對外部時(shí)鐘信號的占空沒有特殊要求，但最小高電平持續(xù)時(shí)間和最大低電平持續(xù)時(shí)間應(yīng)符合產(chǎn)品技術(shù)條件的額定要求。 本課題用到的晶振頻率為 12MHz。 本課題所用的時(shí)鐘電路如圖 32 左圖所示。 X T A L 2X T A L 1G N DX T A L 2X T A L 1NC外部振蕩信號輸入 a)內(nèi)部振蕩電路 b)外部振蕩電路 圖 32 AT89S52 振蕩電路 復(fù)位是單片機(jī)的初始化操作。其主要功能是將程序計(jì)數(shù)器 PC 初始化為 0000H，使單片機(jī)從 0000H 單元開始執(zhí)行程序。 在運(yùn)行中，外界干擾等因素可使單片機(jī)的程序陷入死循環(huán)狀態(tài)或跑 飛。為擺脫困境，可將單片機(jī)復(fù)位，以重新啟動(dòng)。 復(fù)位也使單片機(jī)退出低功耗工作方式而進(jìn)入正常工作狀態(tài)。 RST 引腳是復(fù)位信號的輸入端，高電平有效。其有效時(shí)間應(yīng)持續(xù) 24 個(gè)振蕩周期 (即兩個(gè)機(jī)器周期 )以上。振蕩周期就是晶振的振蕩周期。 C110 u FR E S 110kV C CR E S E TS1R E S 11kD1C122 u FV C CR E S E T a)傳統(tǒng)復(fù)位電路 b)改進(jìn)復(fù)位電路 圖 33 復(fù)位電路圖 從原理上講，一般采用上電復(fù)位電路。這種電路的工作原理是：通電時(shí)，電容兩端相當(dāng)于時(shí)短路，于是 RESET 引腳上為高電平，然后電源通過電阻對電容充電， RESET端電壓慢慢 下降，降到一定程度，即為低電平，單片機(jī)開始止常工作。圖 33 左圖為傳統(tǒng)的復(fù)位電路。 本課題使用的復(fù)位電路是由 22uF 的電容，開關(guān)按鍵， 1 千歐的電阻及 IN4148 二極管組成。在滿足單片機(jī)可靠復(fù)位的前提下，該復(fù)位電路的優(yōu)點(diǎn)在于降低復(fù)位引腳的對地阻抗，可以顯著增強(qiáng)單片機(jī)復(fù)位電路的抗干擾能力。二極管可以實(shí)現(xiàn)快速釋放電容電量的功能，滿足短時(shí)間復(fù)位的要求。既可以手動(dòng)按鍵復(fù)位，也可上電自動(dòng)復(fù)位。如圖 33 右圖所示。 單片機(jī)時(shí)序就是 CPU 在執(zhí)行命令時(shí)所需要控制信號的時(shí)間順序。單片機(jī)在執(zhí)行指令時(shí)， CPU 首先要 到程序存儲(chǔ)器中取出需要執(zhí)行指令的指令碼，然后對指令碼譯碼，并由時(shí)序部件產(chǎn)生一系列控制信號去完成指令的執(zhí)行。這些控制信號在時(shí)間上的相互關(guān)系就是 CPU 時(shí)序。 CPU 發(fā)出的時(shí)序信號有兩類。一類用于片內(nèi)各功能部件的控制，這類信號很多，但與本課題關(guān)系不大，故不作專門介紹。另一類用于片外存儲(chǔ)器或 I/O 端口的控制，需要通過器件的控制引腳送到片外，這部分時(shí)序?qū)τ诜治霰菊n題硬件電路原理至關(guān)重要。 AT89S52 單片機(jī)專門有兩類可以訪問對外存儲(chǔ)器的指令。一類是讀片外 ROM 指令，本課題硬件電路沒有涉及到片外 ROM，所以在此不作介 紹。另一類是訪問片外RAM 指令，由于本課題主要功能模塊都是作為外部 RAM 來訪問，所以在此介紹一下CPU 的訪問片外 RAM 指令時(shí)序。 圖 34 片外 RAM 讀 /寫時(shí)序 CPU 先將數(shù)據(jù)指針中的低八位地址數(shù)據(jù)送到 P0 口上，高八位地址數(shù)據(jù)送到 P2 口上，在第一個(gè) ALE 的下降沿時(shí)鎖存 P0 口地址。 CPU 在第一個(gè) ALE 和第二個(gè) ALE 信號之間使 RD/WR 有效，選中片外 RAM 工作。然后 CPU 把從外部 RAM 中讀出的數(shù)據(jù)經(jīng) P0 口送到 CPU 的累加器中或者把累加器中的數(shù)據(jù)經(jīng) P0 口送到外部 RAM 中，最后終止指令的執(zhí)行。 A/D 模塊設(shè)計(jì) AD7715 簡介 AD7715 是美國 ADI 公司生產(chǎn)的 16 位模數(shù)轉(zhuǎn)換器。它具有 %的非線性、片內(nèi)可編程增益放大器、差動(dòng)輸入、三線串行接口、緩沖輸入、輸出更新速度可編程等特點(diǎn)。適用于單通道低速小信號的采樣應(yīng)用，其功能框圖如圖 36 所示 [14]。 圖 36 AD7715 的功能框圖 AD7715 的引腳排列如圖 37 所示，各引腳的功能如下： SCLK：串行時(shí)鐘、邏輯輸入； MCLK IN：器件的主時(shí)鐘信號?？捎删д裉峁?，也可由與 CMOS 兼容的時(shí)鐘驅(qū)動(dòng)，此時(shí) MCLK OUT 引腳懸空。無論采用哪一種時(shí)鐘，其頻率必須是 1MHz 或； MCLK OUT：當(dāng)器件的主時(shí)鐘信號由晶振提供時(shí)此引腳與 MCLK 1N 引腳和晶振兩引腳相連。如果 MCLK IN 為外部時(shí)鐘引腳， MCLK OUT 引腳能提供一個(gè)反向的時(shí)鐘信號，供外電路使用； CS ：片選信號，邏輯低有效； RESET ：邏輯輸入，低電平有效。有效時(shí)，可將片內(nèi)的控制邏輯、接口邏輯、校準(zhǔn)系數(shù)、數(shù)字濾波器以及模擬調(diào)制器復(fù)位到上電狀 態(tài)； AVDD：模擬正電源， AD77153 為 3V， AD77155 為 5V； AIN+、 AIN：模擬輸入，分別為片內(nèi)可編程增益放大器差動(dòng)模擬輸入的正、負(fù)端； REF IN(+)：參考輸入， AD7715 參考差動(dòng)輸入的正端，該端電位必須大于 REF IN()， REF IN(+)可連接在 AVDD 與 AGND 之間； REF IN()：參考輸入， AD7715 參考差動(dòng)輸入的負(fù)端， REF IN()可連接在 AVDD和 AGND 之間，但 REF IN()必須小于 REFIN(+)； AGND：模擬地，正確操作時(shí)，其它引腳的電壓相對 AGND 應(yīng)不低于 30mV； DRDY ：邏輯輸出。低電平表明來自 AD7715 數(shù)據(jù)寄存器新的輸出字是有效的。當(dāng)完成全部 16 位的讀操作時(shí)，此引腳變成高電平。在輸出更新期間，如果沒有數(shù)據(jù)被讀出，此引腳將持續(xù) 500 倍 Tclkin 時(shí)鐘周期，然后返回高電平。當(dāng) DRDY 為高時(shí)，不能進(jìn)行讀操作，或者說，當(dāng)數(shù)據(jù)正在更新時(shí)，應(yīng)當(dāng)避免從數(shù)據(jù)寄存器中讀數(shù)。數(shù)據(jù)更新結(jié)束后， DRDY 將再次返回低電平； DOUT：從片內(nèi)輸出移位寄存器中讀出串行數(shù)據(jù)的串行輸出端。此輸出移位寄存器可含有來自設(shè)定寄存器、通訊寄存器或數(shù)據(jù)寄存器的信息，具體是哪一個(gè)寄存器，取決于通訊寄存器中的寄存器設(shè)定位； DIN：寫到片內(nèi)輸入移位寄存器串行數(shù)據(jù)的串行輸入端。此數(shù)據(jù)是移到設(shè)定寄存器還是通訊寄存器，取決于通訊寄存器中的寄存器設(shè)定位； DVDD：數(shù)字電源，正常情況是 +3V 或 +5V； DGND：數(shù)字地。 S C L K1M C L K I N2M C L K O U T3R E S T5A I N +7A I N 8A V D D6A G N D11R E F +9R E F 10CS4D O U T13D I N14D R D Y12D G N D16D V D D31 5 9A D 77 15 圖 37 AD7715 引腳圖 AD7715 片內(nèi)有四 個(gè)寄存器：通信寄存器、設(shè)置寄存器、測試寄存器和數(shù)據(jù)寄存器 [15]。 (1) 通訊寄存器， 8 位，可讀寫，寫入的命令字決定下次操作是對哪個(gè)寄存器，是讀還是寫，并設(shè)置程控放大器的增益。命令字格式如下： 0/DRDY ZERO RS1 RS0 R/W STBY G1 G0 0/ DRDY ：寫操作時(shí)此位必須為 0，如果寫為 1，此片內(nèi)寄存器的后續(xù)位不能被記錄。當(dāng)讀操作時(shí)，此位的 狀態(tài)與 DRDY 的引腳具有相同的電平。 ZERO：應(yīng)為 0，否則器件操作不正確。 RS1 和 RS0：用于寄存器選擇，其方式如表 33 所列。 R/ W ： 1 為讀操作， 0 為寫操作。 STBY： 1 為節(jié)電方式， 0 為正常方式。 G1 和 G0：用于設(shè)定增益值，其方式如表 34 所列。 表 33 寄存器選擇 RS1 RS0 被選寄存器 0 0 通訊寄存器（ 8 位） 0 1 設(shè)定寄存器（ 8 位） 1 0 測試寄存器（ 8 位） 1 1 數(shù)據(jù)寄存器（ 16 位） 表 34 增益設(shè)定 (2)設(shè)定寄存器 MD1 MD0 CLK FS1 FS0 B/U BUF FSYNC 表 35 MD1 和 MD0