【文章內(nèi)容簡(jiǎn)介】 的電路框圖 a b a y clk clk1 clk sell(02) r clk g y tim1(03) timh(03) r clk g y timl(03) timh(03) clk y ≥ 1 sel(02) do(03) d1(03) q(03) d2(03) d3(03) d(03) 1 amp。 clkyk sel fen clk xiaopro no fen2 amp。 sell(02) r1 g1 y1 corna cornb q(06) dispa ＆ r2 g2 y2 ≥ 1 1 ＆ ＆ ch41a Reset 11 交通燈控制器 分頻單元 消抖單元 控制器單元 片選單元 同步顯示單元 特殊控制單元 圖 37 層次化設(shè)計(jì)中單元層次的結(jié)構(gòu)框圖 控制器單元中，定時(shí)模塊設(shè)置 25S， 20S， 5S 計(jì)時(shí)電路，倒計(jì)時(shí)可以用減法計(jì)數(shù)器實(shí)現(xiàn)。系統(tǒng)工作狀態(tài)轉(zhuǎn)換表，如表 31 所示： 表 31 系統(tǒng)工作狀態(tài)轉(zhuǎn)換表 狀 態(tài) A 干道 B 干道 時(shí)間 /S S1 綠燈亮，允許通行 紅燈亮，禁止通行 20 S2 黃燈亮，停車 紅燈亮，禁止通行 5 S3 紅燈亮，禁止通行 綠燈亮，允許通行 20 S4 紅燈亮，禁止通行 黃燈亮，停車 5 S5 紅燈亮，禁止通行 紅燈亮，禁止通行 / 交通燈有五種工作狀態(tài)：狀態(tài)一為 A 干道通行、 B 干道禁止，狀態(tài)二為 A 干 道停止、 B 干道禁止，狀態(tài)三為 A 干道禁止、 B 干道通行，狀態(tài)四為 A 干道禁止、B 干道停止，狀態(tài)五為 A 干道禁止、 B 干道禁止。由控制器計(jì)數(shù)控制各狀態(tài)之間的轉(zhuǎn)換，其工作流程圖如圖 38 所示： 12 圖 38 交通燈工作流程圖 A 干道通行， B 干道禁止 Reset=1? T=20s? A 干道停止 ， B 干道禁止 Reset=1? T=5s? A 干道禁止， B 干道通行 Reset=1? T=20s? A 干道禁止， B 干道停止 Reset=1? T=5s? A 干道禁止， B 干道禁止 S1 S2 S3 S4 S5 Y N N Y Y N Y N Y Y N Y N N Y N 13 使用振蕩頻率為 10000Hz 的晶體振蕩器，穩(wěn)定度高，經(jīng) fen 模塊分頻后得到1Hz 的秒脈沖，經(jīng) fen2 模塊分頻后得到 2Hz 的脈沖，分頻器以計(jì)數(shù)方式實(shí)現(xiàn)。采用 fen 模塊進(jìn)行分頻產(chǎn)生占空比為 1： 10000 的 方波，并且與兩個(gè)消抖同步模塊 xiaopro 聯(lián)合使用；用模塊 fen2 將時(shí)鐘進(jìn)行 5000 分頻，得到占空比為 1： 1 的方波，以實(shí)現(xiàn)緊急情況時(shí)的倒計(jì)時(shí)閃爍 [7]。 VHDL 程序見第 21 頁(yè)附錄一。 特殊控制單元設(shè)計(jì) 特殊情況控制采用外部按鍵輸入方式，當(dāng)外部輸入 Reset 置高時(shí)有效。 當(dāng)任意一條路上出現(xiàn)特殊情況，各方向均點(diǎn)亮紅燈，倒計(jì)時(shí)停止，且顯示數(shù)字在閃爍。只有在特殊運(yùn)行情況結(jié)束后，控制器恢復(fù)原來(lái)狀態(tài)，繼續(xù)正常運(yùn)行。倒計(jì)時(shí)顯示數(shù)字閃爍由 fen2 模塊實(shí)現(xiàn)，緊急情況與正常情況的轉(zhuǎn)換由 no 模塊實(shí)現(xiàn)。 VHDL程序見第 22 頁(yè)附錄二。 消除抖動(dòng)單元設(shè)計(jì) 如果使用機(jī)械式鍵盤，由于存在機(jī)械觸動(dòng)的彈性作用，一個(gè)按鍵開關(guān)在閉合時(shí)不會(huì)馬上穩(wěn)定地接通，在斷開時(shí)候也不會(huì)馬上斷開，因而在閉合及斷開按鍵的瞬間均伴隨有一連串的抖動(dòng)。抖動(dòng)時(shí)間的長(zhǎng)短由按鍵的機(jī)械特性決定，一般為5~10ms。按鍵的閉合穩(wěn)定時(shí)間的長(zhǎng)短由操作人員的按鍵動(dòng)作決定，一般為零點(diǎn)幾秒至數(shù)秒。按鍵抖動(dòng)會(huì)引起按鍵被誤讀多次，為了確保 CPLD 對(duì)鍵的閉合僅作一次處理，必須去除按鍵抖動(dòng) [8]。因此，為消除手的抖動(dòng)，增加了消抖 xiaopro模塊，通過延時(shí)來(lái)實(shí)現(xiàn)該功能。 VHDL 程序見第 22 頁(yè)附錄三。 控制器單元設(shè)計(jì) 該單元是系統(tǒng)的核心模塊，用兩個(gè)模塊 corna、 cornb 分別來(lái)實(shí)現(xiàn)兩組三種顏色信號(hào)燈的交替點(diǎn)亮、時(shí)間的倒計(jì)時(shí)控制。 系統(tǒng)要進(jìn)行 25S、 20S、 5S 3 種定時(shí)，定時(shí)計(jì)數(shù)器采用倒序計(jì)時(shí)的方式，以秒為單位倒計(jì)時(shí)，當(dāng)計(jì)數(shù)值減為零時(shí)，主控電路改變輸出狀態(tài)，電路進(jìn)入下一個(gè)狀態(tài)的倒計(jì)時(shí)。 VHDL 程序見第 23 頁(yè)附錄四。 片選單元設(shè)計(jì) 交通燈控制系統(tǒng)中，有四個(gè)數(shù)碼管來(lái)顯示倒計(jì)時(shí)，兩個(gè)用于 A 干道個(gè)位與十位倒計(jì)時(shí)，兩個(gè)用于 B 干道個(gè)位與十位倒計(jì)時(shí)，相應(yīng)的控制由 sel 模塊產(chǎn)生對(duì)數(shù)碼管的片選信號(hào)。 VHDL 程序見第 25 頁(yè)附錄五。 同步顯示單元設(shè)計(jì) dispa 模塊將十進(jìn)制數(shù)轉(zhuǎn)換為七段數(shù)碼管需要的數(shù)據(jù)，即把計(jì)數(shù)器輸出的信號(hào) d(03)進(jìn)行譯碼，輸出譯碼信號(hào) q(06)，與 LED 數(shù)碼管相連，由數(shù)碼管顯示當(dāng)前的計(jì)數(shù)值。 ch41a 模塊將不同數(shù)碼管要顯示的數(shù)據(jù)在與片選信號(hào)相同的時(shí)間送到端口，實(shí)現(xiàn)同步顯示。 VHDL 程序見第 26 頁(yè)附錄六。 14 門電路的設(shè)計(jì) 在該系統(tǒng)中，正常情況與特殊狀況轉(zhuǎn)換時(shí)，紅黃綠燈的變化，倒計(jì)時(shí)的閃爍，都需使用門電路。按鍵輸入高電平有效，當(dāng)有特殊情 況時(shí)亮紅燈，因此正常情況與特殊狀況轉(zhuǎn)換時(shí)，紅燈的連接用與門，黃燈綠燈均滅，用非門或門連接。 VHDL程序見第 28 頁(yè)附錄七。 第四章 仿真分析 仿真運(yùn)行是 HDL的強(qiáng)大功能之一 ,雖然與現(xiàn)場(chǎng)環(huán)境不可能完全一致 ,但可以幫助設(shè)計(jì)者解決邏輯錯(cuò)誤 ,如果在設(shè)計(jì)時(shí)能夠?qū)⑵骷r(shí)序和時(shí)延時(shí)間考慮完整 ,并作好準(zhǔn)確的描述 ,就可以最大程度的模擬真實(shí)環(huán)境 ,對(duì)最后生成的電路改動(dòng)較少 ,節(jié)約了成本 [9]。 在 MAX+PlusⅡ 的文本編輯器中完成源程序的設(shè)計(jì)，接著對(duì)其進(jìn)行編譯。選MAX+PlusⅡ 菜單下的 Compiler 打開編譯 窗口，此時(shí)的編譯窗口中有 Compiler Netlist Extractor、 Database Builder、 Logic Synthesizer、 Partitioner、Fitter、 Timing SNF Extractor、 Assembler 共七個(gè)模塊，包括了綜合、布線到生成下載文件的整個(gè)過程。選擇好了器件及其他細(xì)節(jié)要求，可以按 START 鍵開始編譯了。編譯通過，只能說明源文件沒有語(yǔ)法錯(cuò)誤，尚不能確定功能是否正確 ，要檢驗(yàn)是否能完成預(yù)定的功能，可對(duì)其進(jìn)行仿真。各模塊仿真波形如 圖 41 到圖411 所示： 圖 41 fen模塊 仿真結(jié)果圖 該模塊對(duì)時(shí)鐘信號(hào)進(jìn)行分頻，當(dāng)計(jì)數(shù)器計(jì)到 9999 時(shí)， clk1 電平發(fā)生跳變，得到 1Hz 的秒脈沖，用于控制器內(nèi)的倒計(jì)時(shí)計(jì)數(shù)。 15 圖 42 fen2 模塊仿真結(jié)果圖 該模塊也是對(duì)時(shí)鐘信號(hào)進(jìn)行分頻，得到 2Hz 的脈沖，實(shí)現(xiàn)緊急情況的倒計(jì)時(shí)閃爍。 圖 43 no 模塊仿真結(jié)果圖 該模塊實(shí)現(xiàn)緊急情況與正常情況的轉(zhuǎn)換，當(dāng) a 上升沿到時(shí)，輸出 y 的狀態(tài)發(fā)生變化。 圖 44 xiaopr 模塊仿真結(jié)果圖 該模塊通過延時(shí)來(lái)消除手的抖動(dòng)。 16 圖 45 corna 模塊仿真結(jié)果圖 該模塊是核心部分，由內(nèi)部計(jì)數(shù)控制三種信號(hào)燈的亮滅。當(dāng)計(jì)數(shù)達(dá)到 20 秒時(shí)，綠燈滅，黃燈亮，與此同時(shí)，另一方向一直亮紅燈， 5 秒后，變?yōu)榧t燈亮，而另一方向改為綠燈亮，如此循環(huán)。 圖 46 sel 模塊仿真結(jié)果圖 該模塊產(chǎn)生對(duì)數(shù)碼管的片選信號(hào)。 17 圖 47 ch41a 模塊仿真結(jié)果圖 該模塊將不同數(shù)碼管要顯示的數(shù)據(jù)在與片選信號(hào)相同的時(shí)間送到端口。sel0、 sel sel2 片選信 號(hào)輸入， d0、 d d d3 是四個(gè)數(shù)碼管要顯示的數(shù)據(jù)。 圖 48 dispa 模塊仿真結(jié)果圖 該模塊通過譯碼，實(shí)現(xiàn)七段數(shù)碼管的顯示，將十進(jìn)制數(shù)轉(zhuǎn)換為七段數(shù)碼管需要的數(shù)據(jù)。 18 圖 49 與門仿真結(jié)果圖 a、 b 為輸入， y 為輸出， a、 b 相與的結(jié)果由 y 輸出，由于信號(hào)賦值有延時(shí)，所以輸出有延時(shí)。 圖 410 或門仿真結(jié)果圖 觀察該仿真圖，可見實(shí)現(xiàn)了或門的功能。 圖 411 非門仿真結(jié)果圖 當(dāng)輸入為高電平時(shí)，輸出為低電平，輸入為低電平時(shí)，輸出為高電平 ，仿真結(jié)果正確。 所有仿真結(jié)果表明，各模塊功能正常，本設(shè)計(jì)按要求實(shí)現(xiàn)了對(duì)交通燈的控制。把程序下載到 EP1C6 芯片后，裝載入設(shè)計(jì)好的硬件電路，發(fā)現(xiàn)電路工作正常，控制結(jié)果能達(dá)到相應(yīng)的要求。 19 第五章 結(jié)束語(yǔ) VHDL語(yǔ)言設(shè)計(jì)的出現(xiàn)從根本上改變了以往數(shù)字電路的設(shè)計(jì)模式 ,使電路由硬件設(shè)計(jì)轉(zhuǎn)變?yōu)檐浖O(shè)計(jì) ， 這樣提高了設(shè)計(jì)的靈活性 ,降低了電路的復(fù)雜程度 ,修改起來(lái)也很方便 [10]。 用 VHDL語(yǔ)言設(shè)計(jì)該系統(tǒng)，整個(gè)設(shè)計(jì)過程相對(duì)于傳統(tǒng)的設(shè)計(jì)方法，有較大的突破，主要體現(xiàn)在： (1)VHDL的設(shè)計(jì)采用自頂向下的設(shè)計(jì)法。這種 模塊化、逐步細(xì)化的方法有利于系統(tǒng)的分工操作，并且能夠及早發(fā)現(xiàn)各子模塊及系統(tǒng)中的錯(cuò)誤，提高系統(tǒng)設(shè)計(jì)的效率。 (2)VHDL有非常豐富的數(shù)據(jù)類型：位、位矢量、標(biāo)準(zhǔn)邏輯位、標(biāo)準(zhǔn)邏輯矢量、整數(shù)、實(shí)數(shù)、布爾等，可以非常靈活地描述系統(tǒng)總線和實(shí)現(xiàn)算法。 (3)VHDL引入工作庫(kù)，存放各種已編譯的資源，使得一個(gè)設(shè)計(jì)的子模塊可以被另一設(shè)計(jì)引用，達(dá)到資源共享的目的。 (4)VHDL是標(biāo)準(zhǔn)化硬件描述語(yǔ)言，屏蔽了具體工藝及器件的差異，不會(huì)因工藝及器件的變化而變化。同時(shí)由于 VHDL是國(guó)際標(biāo)準(zhǔn)，易于 ASIC和 EDA領(lǐng)域的國(guó)際交流。VHDL作為先進(jìn)的硬件描述語(yǔ)言，以其靈活、簡(jiǎn)潔的設(shè)計(jì)風(fēng)格在電路設(shè)計(jì)中發(fā)揮著越來(lái)越重要的作用 [11]。 本系統(tǒng)是利用 Altera公司的 FPGA芯片 EP1C6在 Max+PlusⅡ 軟件平臺(tái)上設(shè)計(jì)的交通燈控制系統(tǒng)。它的優(yōu)點(diǎn)是 FPGA具有用戶可在線編程、時(shí)序可預(yù)測(cè)、速度高和容易使用，電路變的簡(jiǎn)單明了；其缺點(diǎn)是目前 FPGA芯片價(jià)格比單片機(jī)芯片要高。