【文章內(nèi)容簡(jiǎn)介】 T89S51 具有如下特點(diǎn)： 40 個(gè)引腳， 8k Bytes Flash 片內(nèi)程序存儲(chǔ)器， 256 bytes 的隨機(jī)存取數(shù)據(jù)存儲(chǔ)器（ RAM）， 32 個(gè)外部雙向輸入 /基于 nRF24L01 模塊的無(wú)線(xiàn)通信系統(tǒng)設(shè)計(jì) 8 輸出（ I/O）口， 5個(gè)中斷優(yōu)先級(jí) 2 層中斷嵌套中斷， 2 個(gè) 16 位可編程定時(shí)計(jì)數(shù)器 ,2 個(gè) 全雙工串行通信口，看 門(mén)狗（ WDT）電路，片內(nèi)時(shí)鐘振蕩器。引腳圖如圖 此外， AT89S51 設(shè)計(jì)和配置了振蕩頻率可為 0Hz 并可通過(guò)軟件設(shè)置省電模式?？臻e模式下， CPU 暫停工作，而 RAM 定時(shí)計(jì)數(shù)器，串行口，外中斷 系統(tǒng)可繼續(xù)工作，掉電模式凍結(jié)振蕩器而保存 RAM 的數(shù)據(jù)，停止芯片其它功能直至外中斷激活或硬件復(fù)位。同時(shí)該芯片還具有 PDIP、TQFP 和 PLCC 等三 種封裝形式，以適應(yīng)不同產(chǎn)品的需求。 圖 單片機(jī)管腳圖 （ 1） 主要功能特性 : 178。 兼容 MCS51指令系統(tǒng) 178。 8k 可反復(fù)擦寫(xiě) (1000 次） ISP Flash ROM 178。 32 個(gè)雙向 I/O 口 178。 工作電壓 178。 2 個(gè) 16 位可編程定時(shí) /計(jì)數(shù)器 178。 時(shí)鐘頻率 033MHz 基于 nRF24L01 模塊的無(wú)線(xiàn)通信系統(tǒng)設(shè)計(jì) 9 178。 全雙工 UART 串行中斷口線(xiàn) 178。 256x8bit 內(nèi)部 RAM 178。 2 個(gè)外部中斷源 178。 低功耗空閑和省電模式 178。 中斷喚醒省電模式 178。 3 級(jí)加密位 178。 看門(mén)狗（ WDT）電路 178。 軟件設(shè)置空閑和省電功能 178。 靈活的 ISP 字節(jié)和分頁(yè)編程 178。 雙數(shù)據(jù)寄存器指針 （ 2） AT89S52 單片機(jī) 引腳介紹 : 引腳如圖 所示，以下是各引腳的說(shuō)明。 VCC： AT89S52 電源正端輸入，接 +5V。 VSS：電源地端。 XTAL1：?jiǎn)涡酒到y(tǒng)時(shí)鐘的反向放大器輸入端。 XTAL2：系統(tǒng)時(shí)鐘的反向放大器輸出端，一般在設(shè)計(jì)上只要在 XTAL1和 XTAL2 上接上一只石英振蕩晶體系統(tǒng)皆可以工作了，此外可以在兩個(gè)引腳與地之間加入一 20PF 的小電容，可以使系統(tǒng)更穩(wěn)定，避免噪聲干擾而死機(jī)。 RESET： AT89S52 的重置引腳，高電平工作，當(dāng)要對(duì)晶片重置時(shí)，只要對(duì)此引腳點(diǎn)評(píng)提升至高電平并保持兩個(gè)機(jī)器周期以上的時(shí)間，AT89S51 便能完成系統(tǒng)重置的各項(xiàng)動(dòng)作，使得內(nèi)部特殊功能寄存器內(nèi)容均被設(shè)成已知狀態(tài)，并且至地址 0000H處開(kāi)始讀入程序代碼而執(zhí)行程序。 EA/Vpp：“ EA”為英文“ External Access”的縮寫(xiě)，表示存取外部程序代碼之意，低電平動(dòng)作，也就是說(shuō)當(dāng)引腳為低電平后，系統(tǒng)會(huì)調(diào)用外部的程序代碼（存于外部 EPROM 中）來(lái)執(zhí)行程序。因此在 8031 及 8032中， EA 引腳必須接低電平，因?yàn)槠鋬?nèi)部無(wú)程序存儲(chǔ)器空間。如果使用8751 內(nèi)部程序空間時(shí)，引腳要接成高電平。此外，在將程序代碼燒錄至8751 內(nèi)部 EPROM 時(shí)，可以利 用此引腳來(lái)輸入 21 V的燒錄高壓（ Vpp）。 PORT0（ ― ）：端口 0是一個(gè) 8位寬的開(kāi)路電極（ Open Drain）雙向輸出入端口，共有 8個(gè)位， 表示位 0， 表示位 1，依此類(lèi)基于 nRF24L01 模塊的無(wú)線(xiàn)通信系統(tǒng)設(shè)計(jì) 10 推。其他三個(gè) I/O 端口（ P P P3）則不具有此電路組態(tài)，而是內(nèi)部有一提升電路， P0 在當(dāng)做 I/O 用時(shí)可以推動(dòng) 8 個(gè) LS 的 TTL 負(fù)載。如果當(dāng) EA 引腳為低電平時(shí)（即取用外部程序代碼或數(shù)據(jù)存儲(chǔ)器）， P0 就以多工方式提供地址總線(xiàn)（ A0― A7）及數(shù)據(jù)總線(xiàn)（ D0― D7）。設(shè)計(jì)者必須外加一個(gè)鎖存器將端口 0 送出的地址鎖住成 為 A0― A7，再配合端口 2所送出的 A8― A15 合成一個(gè)完整的 16 位地址總線(xiàn)，而定位地址到 64K 的外部存儲(chǔ)器空間。 PORT1(― )：端口 1 也是具有內(nèi)部提升電路的雙向 I/O 端口，其輸出緩沖器可以推動(dòng) 4 個(gè) LS TTL 負(fù)載，若將端口 1 的輸出設(shè)為高電平，使是由此端口來(lái)輸入數(shù)據(jù)。如果是使用 8052 或是 8032 的話(huà)， 又當(dāng)作定時(shí)器 2的外部緩沖輸入腳，而 P。 1可以有 T2EX 功能，可以做外部中斷輸入的觸發(fā)引腳。 PORT2(― )：端口 2是具有內(nèi)部提升電路的雙向 I/O 端口，每一個(gè)引腳可以 推動(dòng) 4 個(gè) LS 的 TTL 負(fù)載，同樣地，若將端口 2 的輸出設(shè)為高電平時(shí)，此端口便能當(dāng)成輸入端口來(lái)使用。 P2 除了當(dāng)做一般 I/O端口使用外，若是在 AT89S51 擴(kuò)充外接程序存儲(chǔ)器或數(shù)據(jù)存儲(chǔ)器時(shí)，也提供地址總線(xiàn)的高字節(jié) A8― A15，這個(gè)時(shí)候 P2便不能當(dāng)做 I/O來(lái)使用了。 PORT3（ ― ）：端口 3也具有內(nèi)部提升電路的雙向 I/O 端口，其輸出緩沖器可以推動(dòng) 4個(gè) TTL 負(fù)載，同時(shí)還多工具有其他的額外特殊功能，包括串行通信、外部中斷控制、計(jì)時(shí)計(jì)數(shù)控制及外部數(shù)據(jù)存儲(chǔ)器內(nèi)容的讀取或?qū)懭肟刂频裙δ堋? 其引腳分配如下： ： RXD,串行通信輸入。 ： TXD,串行通信輸出。 ： INT0,外部中斷 0輸入。 ： INT1,外部中斷 1輸入。 ： T0，計(jì)時(shí)計(jì)數(shù)器 0輸入。 ： T1，計(jì)時(shí)計(jì)數(shù)器 1輸入。 ： WR,外部數(shù)據(jù)存儲(chǔ)器的寫(xiě)入信號(hào)。 ： RD,外部數(shù)據(jù)存儲(chǔ)器的讀取信號(hào)。 基于 nRF24L01 模塊的無(wú)線(xiàn)通信系統(tǒng)設(shè)計(jì) 11 單片機(jī)控制模塊 單片機(jī)控制模塊由 AT89S52 最小系統(tǒng)組成，其中包括單片機(jī)，晶振電路和復(fù)位電路。 （ 1）、晶振電路 晶振電路由兩個(gè) 30pF 電容和一個(gè) 12MHz 晶體振蕩器構(gòu)成，接入單片機(jī)的 X X2 引腳 。 （ 2）、復(fù)位電路 單片復(fù)位端低電平有效。 單片機(jī)最小系統(tǒng)如圖 ： 圖 單片機(jī)最小系統(tǒng) E A /V P31X119X218R E S E T9RD17WR16IN T 012IN T 113T014T115P 1 0 / T1P 1 1 / T2P 1 23P 1 34P 1 45P 1 56P 1 67P 1 78P 0 039P 0 138P 0 237P 0 336P 0 435P 0 534P 0 633P 0 732P 2 021P 2 122P 2 223P 2 324P 2 425P 2 526P 2 627P 2 728P S E N29A L E / P30T X D11R X D10U18 0 C 5 2C13 0 p FC23 0 p FX11 2 M H zX1X2V C CR11 0 KC31 0 u FR E S E TP 1 0P 1 1P 1 2P 1 3P 1 4P 1 5P 1 6P 1 7P 2 0P 2 1P 2 2P 2 3P 2 4P 2 5P 2 7P 2 6D0D1D2D3D4D5D6D7R E S E T R X DT X DA L EP S E NIN T 0IN T 1T0T1RDWRX1X2基于 nRF24L01 模塊的無(wú)線(xiàn)通信系統(tǒng)設(shè)計(jì) 12 單片 nRF24L01 無(wú)線(xiàn)模塊 nRF24L01 芯片概述 nRF24L01 是一款新型單片射頻收發(fā)器件 ,工作于 GHz～ GHz ISM 頻段。內(nèi)置頻率合成器、功率放大器、晶體振蕩器、調(diào)制器等功能模塊 ,并融合了增強(qiáng)型 ShockBurst 技術(shù)，其中輸出功率和通信頻道可通過(guò)程序進(jìn)行配置。 nRF24L01 功耗低 ,在以 6 dBm 的功率發(fā)射時(shí)，工作電流也只有 9 mA。接收 時(shí)，工作電流只有 mA，多種低功率工作模式 (掉電模式和空閑模式 )使節(jié)能設(shè)計(jì)更方便。 nRF24L01 主要特性如下： GFSK 調(diào)制 ； 硬件集成 OSI 鏈路層 ； 具有自動(dòng)應(yīng)答和自動(dòng)再發(fā)射功能 ； 片內(nèi)自動(dòng)生成報(bào)頭和 CRC 校驗(yàn)碼 ； 數(shù)據(jù)傳輸率為 l Mb/s 或 2Mb/s； SPI 速率為 0 Mb/s～ 10 Mb/s； 125 個(gè)頻道 ； 與其他 nRF24 系列射頻器件相兼容 ； QFN20 引腳 4 mm179。4 mm 封裝 ； 供電電壓為 V～ V。 引腳功能及描述 nRF24L01 的封裝及引 腳排列如圖所示。各引腳功能如下： 基于 nRF24L01 模塊的無(wú)線(xiàn)通信系統(tǒng)設(shè)計(jì) 13 圖 nRF24L01 封裝圖 CE：使能發(fā)射或接收 。 CSN， SCK， MOSI， MISO： SPI 引腳端 ， 微處理器可通過(guò)此引腳配置 nRF24L01： IRQ：中斷標(biāo)志位 ； VDD：電源輸入端 ； VSS：電源地 ； XC2， XC1：晶體振蕩器引腳 。 VDD_PA：為功率放大器供電，輸出為 V； ANT1,ANT2：天線(xiàn)接口 ； IREF：參考電流輸入。 工作模式 通過(guò)配置寄存器可將 nRF241L01 配置為發(fā)射、接收、空閑及掉電四種工作模式，如表 所示。 待機(jī)模式 1 主要用于降低電流損耗，在該模式下晶體振蕩器仍然是工作的 ； 待機(jī)模式 2 則是在當(dāng) FIFO 寄存器為空且 CE=1 時(shí)進(jìn)入此 模式； 待機(jī)模式下，所有配置字仍然保留。 基于 nRF24L01 模塊的無(wú)線(xiàn)通信系統(tǒng)設(shè)計(jì) 14 在掉電模式下電流損耗最小，同時(shí) nRF24L01 也不工作，但其所有配置寄存器的值仍然保留。 表 1： nRF24L01 四種工作模式 模式 PWR_UP PRIM_RX CE FIFO 寄存器狀態(tài) 接收模式 1 1 1 發(fā)射模式 1 0 1 數(shù)據(jù)在 TX FIFO 寄存器中 發(fā)射模式 1 0 1→0 停留在發(fā)送模式，直至數(shù)據(jù)發(fā)送完 待 機(jī)模式 2 1 0 1 TX FIFO 為空 待機(jī)模式 1 1 0 無(wú)數(shù)據(jù)傳輸 掉電 0 工作原理 發(fā)射數(shù)據(jù)時(shí)，首先將 nRF24L01 配置為發(fā)射模式：接著把接收節(jié)點(diǎn)地址 TX_ADDR 和有效數(shù)據(jù) TX_PLD 按照時(shí)序由 SPI 口寫(xiě)入 nRF24L01 緩存區(qū)， TX_PLD 必須在 CSN 為低時(shí)連續(xù)寫(xiě)入，而 TX_ADDR 在發(fā)射時(shí)寫(xiě)入一次即可，然后 CE 置為高電平并保持至少 10μs ，延遲 130μs 后發(fā)射數(shù)據(jù) 。若自動(dòng)應(yīng)答開(kāi)啟，那么 nRF24L01 在發(fā)射數(shù)據(jù)后立即進(jìn)入接收模式，接收應(yīng)答信號(hào)（自動(dòng)應(yīng)答 接收地址應(yīng)該與接收節(jié)點(diǎn)地址 TX_ADDR 一致）。如果收到應(yīng)答，則認(rèn)為此次通信成功， TX_DS 置高，同時(shí) TX_PLD 從 TX FIFO 中清除 。若未收到應(yīng)答，基于 nRF24L01 模塊的無(wú)線(xiàn)通信系統(tǒng)設(shè)計(jì) 15 則自動(dòng)重新發(fā)射該數(shù)據(jù) (自動(dòng)重發(fā)已開(kāi)啟 )，若重發(fā)次數(shù) (ARC)達(dá)到上限， MAX_RT 置高， TX FIFO 中數(shù)據(jù)保留以便在次重發(fā) 。MAX_RT或 TX_DS 置高時(shí)，使 IRQ 變低，產(chǎn)生中斷，通知 MCU。最后發(fā)射成功時(shí) ,若 CE為低則 nRF24L01 進(jìn)入空閑模式 1。若發(fā)送堆棧中有數(shù)據(jù)且 CE 為高，則進(jìn)入下一次發(fā)射 。若發(fā)送堆棧中無(wú)數(shù)據(jù)且 CE 為高，則進(jìn)入空閑模式 2。 接收數(shù) 據(jù)時(shí) ,首先將 nRF24L01 配置為接收模式，接著延遲 130μs 進(jìn)入接收狀態(tài)等待數(shù)據(jù)的到來(lái)。當(dāng)接收方檢測(cè)到有效的地址和CRC 時(shí)，就將數(shù)據(jù)包存儲(chǔ)在 RX FIFO 中，同時(shí)中斷標(biāo)志位 RX_DR置高， IRQ變低，產(chǎn)生中斷，通知 MCU去取數(shù)據(jù)。若此時(shí)自動(dòng)應(yīng)答開(kāi)啟，接收方則同時(shí)進(jìn)入發(fā)射狀態(tài)回傳應(yīng)答信號(hào)。最后接收成功時(shí)，若 CE 變低，則 nRF24L01 進(jìn)入空閑模式 1。 在寫(xiě)寄存器之前一定要進(jìn)入待機(jī)模式或掉電模式。如下圖，給出 SPI 操作及時(shí)序圖： 圖 SPI 讀操作 圖 SPI 寫(xiě)操作 配置字 SPI 口為同步串行通信接口，最大傳輸速率為 10 Mb/s，傳輸時(shí)先傳送低位字節(jié)，再傳送高位字節(jié)。但針對(duì)單個(gè)字節(jié)而言，要先送基于 nRF24L01 模塊的無(wú)線(xiàn)通信系統(tǒng)設(shè)計(jì) 16 高位再送低位。與 SPI 相關(guān)的指令共有 8個(gè)，使用時(shí)這些控制指令由 nRF24L01 的 MOSI 輸入。相應(yīng)的狀態(tài)和數(shù)據(jù)信息是從 MISO 輸出給 MCU。 nRF24L0l 所有的配置字都由配置寄存器定義，這些配置寄存器可通過(guò) SPI 口訪(fǎng)問(wèn)。 nRF24L01 的配置寄存器共有 25個(gè)，常用的配置