【文章內(nèi)容簡(jiǎn)介】 令集 ， 有簡(jiǎn)單快速的指令 ， 也有復(fù)雜的多周期指令 ， 符合HLL（ high level language） 簡(jiǎn)單的單周期指令 ， 在匯編指令方面有相應(yīng)的 CISC微代碼指令 高級(jí)語(yǔ)言支持 硬件完成 軟件完成 尋址模式 復(fù)雜的尋址模式 ， 支持內(nèi)存到內(nèi)存尋址 簡(jiǎn)單的尋址模式 ， 僅允許 LOAD和STORE指令存取內(nèi)存 ， 其它所有的操作都基于寄存器到寄存器 控制單元 微碼 直接執(zhí)行 寄存器數(shù)目 寄存器較少 寄存器較多 34 影響 CPU性能的因素：流水線、超標(biāo)量和緩存 流水線技術(shù) ：幾個(gè)指令可以并行執(zhí)行（ 使指令的執(zhí)行速度或數(shù)據(jù)的處理速度更快， 克服早期計(jì)算機(jī)指令執(zhí)行和數(shù)據(jù)處理串行進(jìn)行產(chǎn)生的處理器閑置時(shí)間的弊端 ） 提高了 CPU的運(yùn)行效率 內(nèi)部信息流要求通暢流動(dòng) 取指 分析 執(zhí)行 譯碼 取指 執(zhí)行 add 譯碼 取指 執(zhí)行 sub 譯碼 取指 執(zhí)行 cmp 時(shí)間 Add Sub Cmp △ t 2△ t 3△ t 4△ t 5△ t 流水線 ：在 CPU中把一條指令分解成多個(gè)可單獨(dú)處理的操作，使每個(gè)操作在一個(gè)專(zhuān)門(mén)的硬件站（ stage） 上執(zhí)行，這樣一條指令需要順序地經(jīng)過(guò)流水線中多個(gè)站的處理才能完成，但是前后相連的幾條指令可以依次流入流水線中，在多個(gè)站間重疊執(zhí)行，因此可以實(shí)現(xiàn)指令的并行處理。 35 指令流水線 —以 ARM為例 ? 為增加處理器指令流的速度， ARM7 系列使用 3級(jí)流水線。 允許多個(gè)操作同時(shí)處理，比逐條指令執(zhí)行要快。 ? PC指向正被取指的指令，而非正在執(zhí)行的指令。 Fetch Decode Execute 從存儲(chǔ)器中讀取指令 解碼指令中用到的寄存器 寄存器讀（從寄存器 Bank） 移位及 ALU操作 寄存器寫(xiě)（到寄存器 Bank ） PC PC PC 4 PC2 PC 8 PC 4 ARM Thumb 36 最佳流水線 ? 該例中用 6個(gè)時(shí)鐘周期執(zhí)行了 6條指令。 ? 所有的操作都在寄存器中（單周期執(zhí)行）。 ? 指令周期數(shù) (CPI) = 1。 操作 周期 1 2 3 4 5 6 ADD SUB MOV AND ORR EOR CMP RSB Fetch Decode。 Fetch Execute Decode Fetch Execute Decode Fetch Execute Decode Fetch Fetch Execute Decode Execute Decode Fetch Execute Decode Fetch 37 流水線能夠正常工作的條件：任意時(shí)刻，每一級(jí)所使用的硬件必須能獨(dú)立操作，不能多級(jí)同時(shí)占用同一硬件資源。 在正常情況下，每條指令都被劃分成這樣 3個(gè)時(shí)鐘周期來(lái)完成，即指令執(zhí)行時(shí)間（ Latency）是 3周期。 流水線的執(zhí)行使得程序計(jì)數(shù)器 PC必須在當(dāng)前指令取指前計(jì)數(shù)。對(duì)于 ARM處理器的 3級(jí)流水線，以當(dāng)前 PC取指后， PC值會(huì)增加為 PC＋ 4。 圖 ARM 單周期指令的多級(jí)流水線操作取 指 譯 碼 執(zhí) 行 a d d取 指 譯 碼譯 碼取 指執(zhí) 行 s u b執(zhí) 行 c m pa d d r 0 , r 1 , 5s u b r 2 , r 3 , r 6c m p r 2 , 3時(shí) 間38 超標(biāo)量執(zhí)行 超標(biāo)量 ：配置多個(gè)執(zhí)行部件和指令譯碼電路，能同時(shí)執(zhí)行多條 指令。 超標(biāo)量執(zhí)行 ：超標(biāo)量 CPU采用多條流水線結(jié)構(gòu)。 執(zhí)行 1 預(yù)取 指令 CACHE 譯碼 2 譯碼 1 執(zhí)行 2 執(zhí)行 1 預(yù)取 譯碼 2 譯碼 1 執(zhí)行 2 流水線1 流水線2 數(shù)據(jù) 借助硬件資源重復(fù) (例如有兩套譯碼器和 ALU等 )來(lái)實(shí)現(xiàn)空間的并行操作 39 高速緩存（ CACHE） 為什么采用高速緩存 微處理器的時(shí)鐘頻率比內(nèi)存速度提高快得多，高速緩存可以提高內(nèi)存的平均性能。 高速緩存的工作原理 依據(jù) ：程序和數(shù)據(jù)訪問(wèn)的局部性原理。 高速緩存是一種小型、快速的存儲(chǔ)器，它保存部分主存內(nèi)容的拷貝。 CPU 高速緩存控制器 CACHE 主存 數(shù)據(jù) 數(shù)據(jù) 地址 Cache的設(shè)計(jì)思想 ： 把在一段時(shí)間內(nèi)、一定地址范圍中被頻繁訪問(wèn)的信息集合，成批地從主存中讀到一個(gè)能 高速存取的小容量存儲(chǔ)器 中存放起來(lái) ,供程序在這段時(shí)間內(nèi)隨時(shí)使用，從而減少或不再去訪問(wèn)速度較慢的主存，以加快程序的運(yùn)行速度。 Cache的組成和工作原理標(biāo)志 塊號(hào) 塊內(nèi)地址主存地址主存塊號(hào) 塊內(nèi)地址C a c h e標(biāo)記C a c h e地址比較器替換算法C a c h e數(shù)據(jù) 去 C P U來(lái)自 C P U不命中命中C a c h e滿訪數(shù)據(jù)修改標(biāo)記訪標(biāo)記NO40 以 CPU為核心看 ， 將 CPU直接參與的事件稱(chēng)為 同步事件 ， CPU未直接參與的稱(chēng)為 異步事件 。 cache的操作都是同步的 ，但是如果在寫(xiě)一個(gè)外部設(shè)備的驅(qū)動(dòng)時(shí)為了減少 CPU的參與 ,用 DMA來(lái)搬移數(shù)據(jù) ，那么 DMA搬移數(shù)據(jù)這個(gè)事件便是異步事件 。 圖 1中 ， RAM內(nèi)存從地址 0x00000000到0x000ffffff 1M范圍內(nèi)的內(nèi)容全部被調(diào)入 cache中 。 現(xiàn)假定外部設(shè)備有新的數(shù)據(jù)到來(lái)并發(fā)生了中斷 ， CPU在設(shè)定完 DMA控制器后繼續(xù) 其工作 ， DMA根據(jù)設(shè)定將 1M的新數(shù)據(jù)裝入 RAM中并通知 CPU新的數(shù)據(jù)到了 。 (此時(shí) ， 出現(xiàn)數(shù)據(jù)不一致 ) 當(dāng) CPU要對(duì)新的數(shù)據(jù)操作時(shí) ， 因?yàn)榇送獠吭O(shè)備的數(shù)據(jù)被存放在從 0x00000000開(kāi)始的 RAM中， 而此段數(shù)據(jù)又恰好被 cache命中 ， 那么 CPU將直接訪問(wèn) cache中的數(shù)據(jù) ， 可是 cache中的數(shù)據(jù)并非剛剛得到的新數(shù)據(jù) 。 CPU并不知道此時(shí) cache中的數(shù)據(jù)已經(jīng)過(guò)時(shí) 。 解決的辦法： 在 CPU訪問(wèn)異步事件控制的數(shù)據(jù) 前 一定要強(qiáng)行刷新 cache中的內(nèi)容 ；反 之， 從內(nèi)存到外部設(shè)備搬移數(shù)據(jù)前一定要回寫(xiě)內(nèi)存 。 一般 CPU都提供了 cache的刷新和回寫(xiě)機(jī)制，甚至有的 CPU還有 cache保護(hù)（即強(qiáng)制其不要對(duì)某一范圍內(nèi)的內(nèi)存使用 cache機(jī)制）。 CACHE刷新與回寫(xiě) DMA參與操作情況下的 cache操作 41 ◆ 總線是計(jì)算機(jī)中各模塊傳輸信息的 公共信號(hào)線集合 。 為各模塊間 ， 甚至模塊各部件之間提供公共的 、 標(biāo)準(zhǔn)化的信息通路 。 ◆ 總線的特點(diǎn)在于其 公用性 (即它可以同時(shí)掛接多個(gè)模塊或設(shè)備， 作為所有掛接模塊或設(shè)備公用的信號(hào)載體 )。 總線 在同一時(shí)刻 ， 只能允許一對(duì)模塊或設(shè)備進(jìn)行信息交換 。 當(dāng)有多個(gè)模塊或設(shè)備需要同時(shí)使用總線進(jìn)行信息傳輸時(shí) ， 只能采用 分時(shí)方式 ，并且要對(duì)總線使用的 優(yōu)先權(quán) 進(jìn)行 仲裁管理 。 ◆ 總線結(jié)構(gòu)包括： 傳輸信息的 傳輸線路 和 總線控制邏輯 ◆ 嵌入式系統(tǒng)采用總線結(jié)構(gòu)有以下優(yōu)點(diǎn)： 總線和總線橋 ⑴ 簡(jiǎn)化了系統(tǒng)結(jié)構(gòu)。 ⑵ 優(yōu)化了硬件和軟件設(shè)計(jì)。 ⑶ 便于系統(tǒng)的擴(kuò)充和更新。 概述? 總線是 CPU與 存儲(chǔ)器 和 設(shè)備 通信的機(jī)制，是計(jì)算機(jī)各部件之間傳送數(shù)據(jù)、地址和控制信息的公共通道 。片內(nèi)總線或內(nèi)部總線：連接CPU 內(nèi)部各主要功能部件片內(nèi)總線或內(nèi)部總線：連接CPU 內(nèi)部各主要功能部件片外總線： CP U與存儲(chǔ)器（ RAM 和 RO M）和 I/O 接口之間進(jìn)行信息交換的通道片外總線： CP U與存儲(chǔ)器（ RAM 和 RO M）和 I/O 接口之間進(jìn)行信息交換的通道數(shù)據(jù)總線 Dbus數(shù)據(jù)總線 Dbus地址總線 Abus地址總線 Abus控制總線 Cbus控制總線 Cbus總線分類(lèi)42 存儲(chǔ)器系統(tǒng)的層次結(jié)構(gòu) 寄存器 高速緩存SRAM 主存儲(chǔ)器DRAM 本地存儲(chǔ)器 Flash、ROM、磁盤(pán) 網(wǎng)絡(luò)存儲(chǔ)器 Flash、ROM、磁盤(pán) 時(shí)鐘周期 0 1—10 50—100 20220000 43 存儲(chǔ)器系統(tǒng) RAM：隨機(jī)存取存儲(chǔ)器， SRAM：靜態(tài)隨機(jī)存儲(chǔ)器， DRAM：動(dòng)態(tài)隨機(jī)存儲(chǔ)器 1） SRAM比 DRAM快 2） SRAM比 DRAM耗電多 3） DRAM存儲(chǔ)密度比 SRAM高得多 4） DRAM需要周期性刷新 ROM：只讀存儲(chǔ)器 FLASH：閃存 1FL A S H? NOR 和 N A N D 是現(xiàn)在市場(chǎng)上兩種主要的非易失閃存技術(shù)。? Intel 于 1988 年首先開(kāi)發(fā)出 NOR f la s h 技術(shù)，徹底改變了原先由 E P ROM 和 E E P ROM 一統(tǒng)天下的局面。? 1989 年，東芝公司發(fā)表了 N A N D fla s h 結(jié)構(gòu)，強(qiáng)調(diào)降低每比特的成本，更高的性能，并且象磁盤(pán)一樣可以通過(guò)接口輕松升級(jí)。? NOR 的特點(diǎn)是 芯片內(nèi)執(zhí)行 (XI P , e X e c ut e In P la c e ) ， 這樣應(yīng)用程序可以直接在 flas h 閃存內(nèi)運(yùn)行，不必再把代碼讀到系統(tǒng)R A M 中。? N A N D 結(jié)構(gòu)能提供極高的單元密度，可以達(dá)到高存儲(chǔ)密度，并且寫(xiě)入和擦除的速度也很快。應(yīng)用 N A N D 的困難在于 fla s h的管理和需要特殊的系統(tǒng)接口。1? S R A M 是 “ s ta tic R A M （ 靜態(tài)隨機(jī)存儲(chǔ)器） ” 的簡(jiǎn)稱(chēng)，之所以這樣命名是因?yàn)楫?dāng)數(shù)據(jù)被存入其中后只要不掉電 ,不會(huì)消失。? D R A M 動(dòng)態(tài)隨機(jī)存儲(chǔ)器， D R A M 必須在一定的時(shí)間內(nèi)不停的刷新才能保持其中存儲(chǔ)的數(shù)據(jù)。? 一個(gè) S R A M 單元通常由 4 6 只晶體管組成，當(dāng)這個(gè) S R A M 單元被賦予 0 或者 1 的狀態(tài)之后，它會(huì)保持這個(gè)狀態(tài)直到下次被賦予新的狀態(tài)或者斷電之后才會(huì)更改或者消失。 S R A M 的 速度相對(duì)比較快 ，而且比較省電，但是存儲(chǔ) 1 b it 的信息需要 4 6 只晶體管制造成本太高了。? D R A M 只要 1 只晶體管就可以實(shí)現(xiàn)。44 NOR NAND 寫(xiě)入 /擦除一個(gè)塊的操作時(shí)間 1～ 5ms 2～ 4ms 讀性能 1200～ 1500KB 600～ 800KB 寫(xiě)性能 80KB 200～ 400KB 接口 /總線 SRAM接口 /獨(dú)立的地址數(shù)據(jù)總線 8位地址 /數(shù)據(jù) /控制總線 ，I/O接口復(fù)雜 讀取模式 隨機(jī)讀取 串行地存取數(shù)據(jù) 成本 較高 較低 ， 單元尺寸約為 NOR的一半 ，生產(chǎn)過(guò)程簡(jiǎn)單 ， 同樣大小的芯片可以做更大的容量 容量及應(yīng)用場(chǎng)合 1～ 64MB， 主要用于存儲(chǔ)代碼 8MB～ 4GB， 主要用于存儲(chǔ)數(shù)據(jù) 擦寫(xiě)次數(shù) (耐用性 ) 約 10萬(wàn)次 約 100萬(wàn)次 位交換 (bit位反轉(zhuǎn) ) 少 較多 ， 關(guān)鍵性數(shù)據(jù)需要錯(cuò)誤探測(cè) /錯(cuò)誤更正 (EDC/ECC)算法 壞塊處理 無(wú) ， 因?yàn)閴膲K故障率少 隨機(jī)分布 ， 無(wú)法修正 45 輸入輸出接口 ? I/O ? A/D、 D/A ? 鍵盤(pán) ? LCD ? 存儲(chǔ)器接口 ? 設(shè)備接口 USB： Universal Serial Bus，通用串行總線 大家生活中常見(jiàn)的與 USB有關(guān)的東西有： U盤(pán)、移動(dòng)硬盤(pán)、無(wú)驅(qū)型的 MP3（ U盤(pán)） USB接口的鍵盤(pán)、 Mouse、打印機(jī)、數(shù)碼相機(jī)…… 即插即用，熱插撥，系統(tǒng)不需重啟便可工作，且易于擴(kuò)展（ 127個(gè)） 480Mb/s的傳輸率( 12Mb/s； 設(shè)備可達(dá) ) 接口標(biāo)準(zhǔn)統(tǒng)一、端口供電 例如 :USB 46 一個(gè)典型的 USB通訊系統(tǒng) HOST系統(tǒng) HUB DEVICE D DEVICE 應(yīng)用軟件 +驅(qū)動(dòng)程序+接口芯片 HUB U盤(pán) 其他 數(shù)據(jù)采集器 驅(qū)動(dòng)代碼 +嵌入式處理