計算機(jī)內(nèi)存條知識(編輯修改稿)
2024-08-28 18:03 本頁面
【文章內(nèi)容簡介】 in+2個168pin ⑵ .PC100規(guī)范：主板設(shè)計為 24個 168pin ⑶ .PC133規(guī)范：主板設(shè)計為 24個 168pin 第四章 內(nèi)部存儲器 SDRAM內(nèi)存 第四章 內(nèi)部存儲器 DDR RAM內(nèi)存 DDR RAM（ Double Data Rage RAM，雙倍速率 SDRAM），比 SDRAM的速度高一倍，工作電壓在 ，特點是在時鐘周期內(nèi)的上升沿和下降沿各傳輸一次數(shù)據(jù)，為 184pin。 現(xiàn)在主場上以出現(xiàn)了 DDRII， DDRII的工作電壓由 DDR的 , 184Pin升級為232Pin ,內(nèi)存總線為 64位，現(xiàn)在的初期產(chǎn)品運行頻率在 DDR400～ DDR533之間，能達(dá)到 第四章 內(nèi)部存儲器 DDR RAM內(nèi)存 第四章 內(nèi)部存儲器 三星金條 DDRII 第四章 內(nèi)部存儲器 RDRAM RDRAM（ Rambus DRAM,存儲器總線式動態(tài)隨機(jī)存取存儲器），由 Rambus公司和 Intel公司推出的一種內(nèi)存規(guī)格， 184pin，使用 ，根據(jù)速度分 600MHz、700MHZ和 800MHZ三種，可在單個時鐘內(nèi)的上升沿和下降沿各傳輸數(shù)據(jù) 。 第四章 內(nèi)部存儲器 RDRAM內(nèi)存 第四章 內(nèi)部存儲器 內(nèi)存的技術(shù)指標(biāo)與 Cache 內(nèi)存的技術(shù)指標(biāo) ECC校驗： 在奇偶校驗基礎(chǔ)上開發(fā)的校驗，奇偶校驗指為了防止內(nèi)存中的數(shù)據(jù)傳輸中發(fā)生錯誤需要對字節(jié)中的數(shù)據(jù)位進(jìn)行的校驗，可找出一位二進(jìn)制錯誤但不能更正。 ECC可糾正一位二進(jìn)制錯誤。SDRAM 內(nèi)存有雙面和單面設(shè)計每一面有 8顆或9顆內(nèi)存顆粒。 內(nèi)存容量： 內(nèi)存所存儲數(shù)據(jù)的最大容量。 第四章 內(nèi)部存儲器 存取時間 TAC： 存取數(shù)據(jù)時的時間，即存儲器進(jìn)行一次完整的存取操作所需要的時間，單位為納秒。 特點：時間越小，速度越快。 速度：相應(yīng)在內(nèi)存條上標(biāo)有 10等字樣表地速度。 數(shù)據(jù)寬度 內(nèi)存的數(shù)據(jù)寬度是指內(nèi)存同時傳輸數(shù)據(jù)的位數(shù)，以位（ bit）為單位。內(nèi)存的帶寬指內(nèi)存的數(shù)據(jù)傳輸速率。 第四章 內(nèi)部存儲器 5．存取周期 (TMC) 內(nèi)存的速度用存取周期來表示。讀入和寫出是存儲器的兩個基本操作，它指的是將信息在存儲器和寄存器之間進(jìn)行讀寫。兩次獨立的存儲操作之間所需的最短時間稱為存儲周期 TMC，單位為 ns(納秒 )，這個時間越短，存取速度就越快，也就標(biāo)志著內(nèi)存的性能越好。目前存儲器的存取周期一般為 60 ns～ 100 ns 第四章 內(nèi)部存儲器 6．內(nèi)存的電壓 早期的 FPM內(nèi)存和 EDO內(nèi)存均使用 5V電壓，SDRAM內(nèi)存一般使用 ，現(xiàn)在使用的DDR和 Rambus內(nèi)存都是 V電壓。 第四章 內(nèi)部存儲器 Cache Cache（高速緩沖存儲器）， Cache速度與 CPU相當(dāng)，CPU直接訪問 Cache可從計算機(jī)整體提高速度，并具有預(yù)測功能。 計算機(jī)中運行速度的由快到慢為： CPU——CPU內(nèi)部L1 Cache——CPU內(nèi)部 L2 Cache——主板上
外語相關(guān)推薦
鄂ICP備17016276號-1