第二章arm技術概述(編輯修改稿)
2024-08-28 13:02 本頁面
【文章內容簡介】 2位乘 32位得到 64位， 32位的乘加得到 64位 I Embedded ICE 提供片上斷點和調試點 E DSP指令 增加了 DSP算法處理器指令： 16位乘加指令，飽和的帶符號數(shù)的加減法，雙字數(shù)據(jù)操作， cache預取指令 J Java加速器 Jazelle 提高 java代碼的運行速度 S 可綜合 提供 VHDL或 Verilog語言設計文件 ARM處理器的分類 ? 基于 指令集體系結構 的分類 ? v1， v2， v5， v5TEJ， v6等 ? 基于 處理器內核 的分類 ? ARM7， ARM9， ARM10， ARM11，StrongARM， XScale等 ? ARM體系結構版本 ? ?? ?? ARM架構自誕生至今 ,已經發(fā)生了很大的演變 ,至今已定義的版本有： ? ?? ?? V1版架構 ? ?? ?? V2版架構 ? ?? ?? V3版架構 ? ?? ?? V4版架構 ? ?? ?? V5版架構 ? V6版架構 ? V1版架構 ? ?? ?? 該版架構只在原型機 ARM1出現(xiàn)過 ,其基本性能： ? 基本的數(shù)據(jù)處理指令 (無乘法 ) ? 字節(jié)、半字和字的 LOAD/STORE指令 ? 轉移指令 ， 包括子程序調用及鏈接指令 ? 軟件中斷指令 ? 尋址空間： 64M字節(jié) (26) ? V2版架構 ? ?? ?? 該版架構對 V1版進行了擴展 ,如ARM2架構 ,增加了以下功能： ? 乘法和乘加指令 ? 支持協(xié)處理器操作指令 ? 快速中斷模式 ? SWP/SWPB基本存儲器與寄存器交換指令 ? 尋址空間： 64M字節(jié) ? V3版架構 ? 把尋址空間增至 32位 (4G字節(jié) ), ? 增加了當前程序狀態(tài)寄存器 CPSR和程序狀態(tài)保存寄存器 SPSR以便于異常的處理。 ? 增加了中止和未定義二種處理器模式。 ? ARM6就采用該版架構。 ? 指令集變化如下： ? 增加了 MRS/MSR指令 ,以訪問新增的 CPSR/SPSR寄存器 ? 增加了從異常處理返回的指令功能。 ? V4版架構 ? ?? ?? V4版架構是目前應用最廣的 ARM體系結構 ,對 V3版架構進行了進一步擴充 ,有的還引進了 16位的 Thumb指令集 ,使 ARM使用更加靈活。 ARM ARM ARM9和StrongARM都采用該版架構。指令集中增加了以下功能： ? 有符號、無符號的半字和有符號字節(jié)的Load/Store指令。 ? 增加了 16位 Thumb指令集 ? 完善了軟件中斷 SWI指令的功能 ? 增加了處理器的特權模式。 ? V5版架構 ? ?? ?? 這是最近幾年推出 ARM架構 ,在V4版基本上增加了一些新的指令 ,ARM10和 XScale都采用該版架構 ,這些新增指令有： ? 帶有鏈接和交換的轉移 BLX指令 ? 計數(shù)前導零 CLZ指令 ? BKPT軟件斷點指令 ? 增加了信號處理指令 ? 為協(xié)處理器增加更多可選擇的指令 ? v6版架構 ? 2022年發(fā)布的 ? 適合使用電池供電的便攜式設備 ? 增加了 SIMD功能擴展，提高了嵌入式應用系統(tǒng)的音頻、
教學課件相關推薦
鄂ICP備17016276號-1