【文章內(nèi)容簡介】 功能需求和市場上單片機的應用情況，以及學習8051單片機的兼容情況，選定MCS51系統(tǒng)的AT89C51。AT89C51是一種帶4K字節(jié)FLASH存儲器（FPEROM—Flash Programmable and Erasable Read Only Memory）的低電壓、高性能CMOS 8位微處理器，俗稱單片機。現(xiàn)流行的單片機有很多種，8位單片機的控制功能較強，品種最為齊全。其中MCS51系列擁有較高的性價比，從而博得很多用戶的青睞。所以，本系統(tǒng)采用美國Intel公司生產(chǎn)的AT89C51型單片機，由于其具有集成度高、處理功能強、可靠性高、系統(tǒng)結構簡單、價格低廉等優(yōu)點并具有4K字節(jié)的程序存儲器，使得它應用起來更加方便。引腳圖如31所示。(1)AT89C51功能特性如下所述：①片內(nèi)時鐘振蕩器； ②內(nèi)含4KBytes的程序存儲器；③內(nèi)含256KBytes的數(shù)據(jù)存儲器；④程序存儲器可外部擴展至64Kbytes；⑤數(shù)據(jù)存儲器可外部擴展至64Kbytes；⑥兩個雙全工串行通信口；；⑦2個16位可編程計時/計數(shù)器；⑧五個具有可編程為2層中斷優(yōu)先權的中斷源；⑨具有邏輯運算能力；⑩32條雙向且可被獨立尋址的I/O；圖31 AT89C51引腳圖 (2)主要引腳功能如下：①VCC：供電電壓；②GND：接地；③P0口：P0口有三個功能(a)外部擴展存儲器時，當做數(shù)據(jù)總線（D0~D7為數(shù)據(jù)總線接口） (b)外部擴展存儲器時，當作地址總線（A0~A7為地址總線接口） (c)不擴展時，可做一般的I/O使用，但內(nèi)部無上拉電阻④P1口：P1口是一個內(nèi)部提供上拉電阻的8位雙向I/O口，P1口緩沖器能接收輸出4TTL門電流。P1口管腳寫入1后，被內(nèi)部上拉為高，可用作輸入，P1口被外部下拉為低電平時，將輸出電流，這是由于內(nèi)部上拉的緣故。在FLASH編程和校驗時，P1口作為第八位地址接收。 ⑤P2口：P2口為一個內(nèi)部上拉電阻的8位雙向I/O口，P2口緩沖器可接收，輸出4個TTL門電流，當P2口被寫“1”時，其管腳被內(nèi)部上拉電阻拉高，且作為輸入。并因此作為輸入時，P2口的管腳被外部拉低，將輸出電流。這是由于內(nèi)部上拉的緣故。P2口當用于外部程序存儲器或16位地址外部數(shù)據(jù)存儲器進行存取時，P2口輸出地址的高八位。在給出地址“1”時，它利用內(nèi)部上拉優(yōu)勢，當對外部八位地址數(shù)據(jù)存儲器進行讀寫時，P2口輸出其特殊功能寄存器的內(nèi)容。P2口在FLASH編程和校驗時接收高八位地址信號和控制信號。⑥P3口：P3口管腳是8個帶內(nèi)部上拉電阻的雙向I/O口，可接收輸出4個TTL門電流。當P3口寫入“1”后，它們被內(nèi)部上拉為高電平，并用作輸入。作為輸入，由于外部下拉為低電平，P3口將輸出電流（ILL）這是由于上拉的緣故。P3口的輸入輸出及P3口鎖存器、中斷、定時/計數(shù)器、串行口和特殊功能寄存器有關，P3口的第一功能和P1口一樣可作為輸入輸出端口，同樣具有字節(jié)操作和位操作兩種方式，在位操作模式下，每一位均可定義為輸入或輸出。P3口也可作為AT89C51的一些特殊功能口，如表31所示： 表31 P3口管腳功能表端口引腳 特殊功能 RXD（串行輸入口） TXD（串行輸出口） （外部中斷0） （外部中斷1） T0（定時/計時器0外部輸入） T1（定時/計數(shù)器1外部輸入） （外部數(shù)據(jù)存儲器寫選通） （外部數(shù)據(jù)存儲器讀選通）P3口同時為閃爍編程和編程校驗接收一些控制信號。(7)RESET：復位輸入。當振蕩器復位器件時，要保持RESET腳兩個機器周期的高電平時，就可以完成復位工作，該引腳的第二功能是備用電源的輸入端。當電源VCC發(fā)生故障，降低到低電平規(guī)定時，將+5V電源自動接到該引腳，為RAM提供備用電源，以保證儲存在RAM中的信息不丟失，從而使復位之后能繼續(xù)正常工作。復位時各寄存器的狀態(tài)如表32所示。 表32復位時各寄存器的狀態(tài)寄存器復位狀態(tài)寄存器復位狀態(tài)PC0000HTMOD00HA00HTCON00HB00HTH000HPSW00HTL000HSP07HTH100HDPTR0000HTL100HP0P3FFHSCON00HIP(8051)XXX00000BSBUFXXXXXXXXIE(8051)0XX00000BPCON(CHMOS)0XXX0000B(8)ALE/：當CPU訪問外部存儲器時，ALE輸出信號控制鎖存P0口輸出的低8位地址，從而實現(xiàn)P0口數(shù)據(jù)與地位地址的分時復用。在FLASH編程期間，此引腳用于輸入編程脈沖。當單片機上電正常工作后，自動在ALE短輸出頻率為fosc/6的脈沖序列。(9)：外部程序存儲器的選通信號。在由外部程序存儲器取指期間，每個機器周期兩次有效。但在訪問外部數(shù)據(jù)存儲器時，這兩次有效的信號將不出現(xiàn)。(10)/VPP：當=0時，則在此期間外部程序存儲器（0000HFFFFH），允許使用片外ROM，不管是否有內(nèi)部程序存儲器。注意加密方式1時，將內(nèi)部鎖定為RESET；當端=1時，此間為內(nèi)部程序存儲器。在FLASH編程期間，此引腳也用于施加12V編程電源（VPP）。(11)XTAL1：在片內(nèi)它是振蕩電路反相放大器的的輸入端。(12)XTAL2：它是振蕩電路放大器的輸出端，要檢查8051的振蕩電路是否正常工作，可用示波器查看XTAL2端是否有脈沖信號輸出[12]。 時鐘電路單片機的時鐘電路信號用來為芯片內(nèi)部各種微操作提供時間基準。AT89C51的時鐘產(chǎn)生方式有內(nèi)部震蕩和外部時鐘兩種MCS51雖然有內(nèi)部振蕩電路，但要形成時鐘，必須外接元件，圖32是MCS51的外部時鐘電路。外接晶體以及C2和C3構成并聯(lián)諧振電路，接在放大器的反饋回路中。電容的大小會影響振蕩器頻率的高低、振蕩器的穩(wěn)定性、起振的快速性和溫度的穩(wěn)定性。該設計選用12MHz晶振，與之相適應的電容的典型值是30pF左右。圖32 時鐘電路原理圖 復位電路MCS51復位是由外部的復位電路來實現(xiàn)的。單片機在開機時都需要復位，以便中央處理器CPU以及其它功能部件都處于一個確定的初始狀態(tài)，并從這個狀態(tài)開始工作。復位電路通常采用上電復位和按鈕復位兩種方式。該電路兼有上電復位和按鈕復位。上電復位電路是通過外部復位電路的電容充電來實現(xiàn)的，只要電源VCC的上升時間不超過1ms，就可以實現(xiàn)自動上電復位，即接通電源就完成了系統(tǒng)的復位初始化。復位電路如圖33所示。工作原理為：按鈕按下后，RC電路充電，RESET引腳端出現(xiàn)正脈沖，只要RESET端保持10ms以上的高電平，就能用單片機有效的復位。該設計時鐘頻率為12MHz，C取22μF，R取1K歐姆。復位電路如圖33所示。圖33 復位電路原理圖 A/D轉換電路A/D轉換接口是系統(tǒng)數(shù)據(jù)采集前向通道的一個重要環(huán)節(jié)。A/D轉換接口用于將傳感器檢測到的模擬量轉化成計算機可以處理的數(shù)字量，從而實現(xiàn)對模擬量的測量和控制。因此,完成數(shù)據(jù)采集應具備下述基本部件:模擬多路轉換開關和信號調(diào)節(jié)電路,采樣/保持放大器,模擬/數(shù)字(A/D)轉換器,通道控制電路。前向通道中,被測物理量經(jīng)傳感器轉換成電信號,而每一種傳感器都有與之配套的接口電路, 接口電路再將這一信號轉換成電壓信號。多路轉換開關用來完成多路模擬信號的切換,信號調(diào)節(jié)則是將微弱的模擬信號轉換成能滿足A/D轉換器需要的電平信號。為了減少動態(tài)數(shù)據(jù)采集的孔徑誤差,需要加入采樣/保持電路。因此,數(shù)據(jù)采集電路的設計不僅僅限于是單純A/D轉換芯片的接口設計,還必須綜合考慮傳感器到CPU的全過程[13]。AD574是美國模擬器件公司（Analog Devices）生產(chǎn)的12位逐次逼近型快速A/D轉換器，其轉換速度為35s，轉換誤差177。％，是目前我國廣泛應用、價格適中的A/D轉換器，其內(nèi)部有三態(tài)輸出緩沖電路，可直接與各種微處理器連接，且無須加邏輯接口電路，便能與CMOS及TTL電平兼容。內(nèi)部配置高精度參考電壓源和時鐘電路，使它不需任何外部電路和時鐘信號，就能完成A/D轉換，應用非常方便。AD574由兩部分組成，一部分是模擬芯片，另一部分數(shù)字芯片，其中模擬部分由高性能的12位D/A轉換器AD565和參考電壓組成。數(shù)字部分由控制邏輯電路，逐次逼近型寄存器的三態(tài)緩沖器組成?？刂七壿嫴糠?，用來發(fā)出啟動/停止始終信號及復位信號，并控制轉換過程，此部分信號包括5個外部信號以及內(nèi)部轉換結束信號。整個轉換過程結束后，輸出一個標志狀態(tài)STS（低電平表明轉換結束）。另外，當START信號出現(xiàn)高電平時，標志狀態(tài)STS開始變?yōu)楦唠娖?，直到轉換過程結束才變?yōu)榈仉娖?。在AD574芯片上有兩組控制引腳，即通過控制引腳（CE，和），以及內(nèi)部寄存器控制輸入引腳（和A）。通用控制引腳的功能與大多數(shù)A/D轉換器相似，主要決定裝置定時、尋址、啟動脈沖和讀使能等功能。內(nèi)部寄存器控制輸入引腳是大多數(shù)A/D轉換器所沒有的，它們用來選擇輸出數(shù)據(jù)的形式和轉換脈沖長度。主要引腳功能：(1)CE是轉換器的啟動和數(shù)據(jù)讀出端。和R/引腳來控制的。當CE=1時，=0，且R/=0時，轉換過程開始；而CE=1，=0，而R/=1時，數(shù)據(jù)可以被讀出。(2)為數(shù)據(jù)格式選擇端。當=1時，雙字節(jié)輸出，即12位數(shù)據(jù)線同時生效輸出，可用于12位或16位微型計算機系統(tǒng)。=0時，為單字節(jié)輸出，可與8位CPU接口連接，AD574采用左對齊的數(shù)據(jù)格式，與A配合，使數(shù)據(jù)分兩次輸出。A=0時，高8位數(shù)有效。A=1時，則輸出低4位數(shù)據(jù)加4位附加0。請注意，引腳不能有TTL電平控制，必須直接接至+5V（引腳1）或數(shù)字地（引腳15）。(3)A為字節(jié)選擇端。A引腳有兩個作用，一是選擇字節(jié)長度；二是與8位微處理器兼容時，用來選擇讀出字節(jié)。在轉換之前，設A=1，AD574按8位A/D轉換，轉換時間為10。設A=0，12位A/D轉換，轉換時間為25，這與的狀態(tài)無關。再讀周期中，A=0時，高8位數(shù)據(jù)有效；A=1時，則低4位數(shù)據(jù)有效。注意，如果=1，A的狀態(tài)不起作用。AD574的引腳如圖34所示。圖34 AD574引腳圖數(shù)據(jù)線DB0到DB11，高8位接于P00到P07，低4位接于P04到P07。數(shù)據(jù)格式控制端接地，可與8位單片機兼容，12位數(shù)據(jù)分兩次傳送。WR ,RD與非門后，接于CE，無論讀或寫，CE =1時AD574均工作。通過74LS373接于P01,只要 P01=0則啟動轉換器；P01=1則讀取轉換結果。A0通過74LS373接于P00，即接于P00的狀態(tài)可控制轉換位數(shù)和讀取字節(jié)的方式。 綜上所述，可寫出AD574控制信號組合表，如表33所示。表33 AD574控制信號組合表CE R/ 12/ A 操作0 x x x x 禁止x 1 x x x 禁止1 0 0 x 0 啟動12位轉換v 0 0 x 1 啟動8位轉換1 0 1 接1腳（+5V） x 輸出數(shù)據(jù)格式為并行12位1 0 1 接地 0 輸出數(shù)據(jù)格式為并行8位1 0 1 接地 1 低4位加上尾隨4個零圖35 AD574與單片機接口電路圖 數(shù)據(jù)存儲電路AT89C51單片機片內(nèi)部數(shù)據(jù)存儲器256Byte，地址為00HFFH。外部數(shù)據(jù)存儲器最大尋址空間64KB，地址為0000HFFFFH。內(nèi)部數(shù)據(jù)存儲器共256字節(jié)，分為低128字節(jié)和高128字節(jié)。低128字節(jié)為用戶數(shù)據(jù)存儲器，地址為00H7FH高128字節(jié)為特殊功能寄存器，地址為80HFFH由于本系統(tǒng)應用中會用到更多的RAM，所以只能在片外進行擴展，擴展RAM芯片一般采用靜態(tài)RAM。用得較多的是Intel公司的6116容量為2KB和6264容量為8KB。其性能見表34所示。表34 6116和6264性能 性能型號容量讀寫時間額定功耗封裝61162K8200160DIP2462648K8200200DIP28本系統(tǒng)選用的是6264芯片，管腳圖如36所示，芯片的主要引腳為：圖36 6264引腳圖 6264芯片引腳功能如下： (1)電源：VCC端接+5v工作電壓。GND端接地。 (2)數(shù)據(jù)線：D7D0共8根數(shù)據(jù)線。 (3)地址線：A12A0共13根地址線，可尋址的存儲單元數(shù)為1213=8K個。(4)控制線：：片選信號1，輸入低電平有效。CE2：片選信號2，輸入高電平有效。只有當和CE2同時有效，才能選中該芯片。：寫選通信號，輸入低電平有效。：讀選通信號，輸入低電平有效。AT89C51單片機外接數(shù)據(jù)RAM時，P2口輸出存儲器的高8位，P0口分時輸出地址的低8位和傳送指令字節(jié)或數(shù)據(jù)。P0口先輸