第五章觸發(fā)器(編輯修改稿)
2025-08-17 03:23 本頁面
【文章內(nèi)容簡介】 如圖所示，畫出輸出 Q的波形圖（設(shè)初始狀態(tài)為 0）。 在畫主從觸發(fā)器的波形圖時 ， 應(yīng)注意以下兩點： （ 1） 觸發(fā)器的觸發(fā)翻轉(zhuǎn)發(fā)生在時鐘脈沖的觸發(fā)沿 （ 這里是下降沿 ） （ 2） 判斷觸發(fā)器次態(tài)的依據(jù)是時鐘脈沖下降沿前一瞬間輸入端的狀態(tài) 。 CPJK1 2 3 4 5 6Q3．主從 T觸發(fā)器和 T’觸發(fā)器 如果將 JK觸發(fā)器的 J和 K相連作為 T輸入端就構(gòu)成了 T觸發(fā)器 。 T觸發(fā)器特性方程： nnn QTQTQ ??? 1CPQ1J1KQC1┌ ┌TQ┌Q┌C1 1T 當(dāng) T觸發(fā)器的輸入控制端為 T=1時 ，稱為 T’觸發(fā)器 。 T’觸發(fā)器的特性方程為： nn ??14．主從 JK觸發(fā)器存在的問題 —— 一次 變化現(xiàn)象 例 已知主從 JK觸發(fā)器 J、 K的波形如圖所示 ， 畫出輸出 Q的波形圖 （ 設(shè)初始狀態(tài)為 0） 。 解： 畫出輸出波形如圖示 。 由此看出 ， 主從 JK觸發(fā)器在 CP=1期間 ， 主觸發(fā)器只變化 （ 翻轉(zhuǎn) ） 一次 ，這種現(xiàn)象稱為 一次變化現(xiàn)象 。 CPJK =0Q 邊沿觸發(fā)器 一 、 維持 —阻塞邊沿 D觸發(fā)器 1． D觸發(fā)器的邏輯功能 D觸發(fā)器只有一個觸發(fā)輸入端 D， 因此 ， 邏輯關(guān)系非常簡單； D觸發(fā)器的特性方程為： Qn+1=D D觸發(fā)器的狀態(tài)轉(zhuǎn)換圖： D觸發(fā)器的驅(qū)動表： 0D= 0 1D= 0D= 1D= 12．維持 — 阻塞邊沿 D觸發(fā)器的結(jié)構(gòu)及工作原理 （ 1） 同步 D觸發(fā)器： 該電路滿足 D觸發(fā)器 的邏輯功能 ， 但有 同步觸發(fā)器的 空翻現(xiàn)象 。 （ 2）維持 — 阻塞邊沿 D觸發(fā)器 為了克服空翻，并具有邊沿觸發(fā)器的特性，在原電路的基礎(chǔ)上引入三根反饋線 L L L3。 CPamp。amp。amp。amp。5G6G3G G43456amp。 amp。G G1 2DL 1L 23L例 已知維持 — 阻塞 D觸發(fā)器的輸入波形，畫出輸出波形圖。 解：在波形圖時 ， 應(yīng)注意以下兩點： （ 1） 觸發(fā)器的觸發(fā)翻轉(zhuǎn)發(fā)生在 CP的上升沿 。 （ 2） 判斷觸發(fā)器次態(tài)的依據(jù)是 CP上升沿前一瞬間輸入端 D的狀態(tài) 。 根據(jù) D觸發(fā)器的功能表 ， 可畫出輸出端 Q的波形圖 。 CPD1 2 3 4 5Q（ 3）觸發(fā)器的直接置 0和置 1端 RD—— 直接置 0端 ， 低電平有效；SD—— 直接置 1端；低電平有效 。 amp。QGQGGQamp。3Q1amp。4amp。G26amp。CP453Gamp。5L2DG6SDR DC1SR 1D ∧DR DSRD和 SD不受 CP和 D信號的影響 ， 具有最高的優(yōu)先級 。 二、 CMOS主從
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1