【文章內(nèi)容簡介】 針低 8位）；同時，在 P2口上出現(xiàn)的是 DPH（數(shù)據(jù)指針的高 8位）。 若執(zhí)行的是 “ MOVX A， @Ri” 或“ MOVX @Ri， A”指令，則 Ri內(nèi)容為低 8位地址，而 P2口線將是 P2口鎖存器內(nèi)容。在同一機(jī)器周期中將不再出現(xiàn) 有效取指信號，下一個機(jī)器周期中 ALE的有效鎖存信號也不再出現(xiàn)；而當(dāng) / 有效時， P0口將讀 /寫數(shù)據(jù)存儲器中的數(shù)據(jù)。 RDWR50 由 圖 812（ b） 可以看出： （ 1）將 ALE用作定時脈沖輸出時， 執(zhí)行一次 MOVX指令 就會 丟失一個 ALE脈沖； （ 2）只有 在執(zhí)行 MOVX指令 時的 第二個機(jī)器周期 中，才對數(shù)據(jù)存儲器（或 I/O）讀 /寫，地址總線才由數(shù)據(jù)存儲器使用。 AT89S51單片機(jī)與 EPROM的接口電路設(shè)計(jì) 由于 AT89S5x單片機(jī)片內(nèi)集成不同容量的 Flash ROM，可 根據(jù)實(shí)際需要來決定是否外部擴(kuò)展 EPROM。當(dāng)應(yīng)用程序不大于單片機(jī)片內(nèi)的 Flash ROM容量時，擴(kuò)展外部程序存儲器的工作可省略。 51 但作為擴(kuò)展外部程序存儲器的 基本方法 ，還是應(yīng)掌握。 1． AT89S51與單片 EPROM的硬件接口電路 在設(shè)計(jì)接口電路時，由于外擴(kuò)的 EPROM在正常使用中只讀不寫，故 EPROM芯片只有讀出控制引腳，記為 ，該引腳與 AT89S51單片機(jī)的 相連，地址線、數(shù)據(jù)線分別與 AT89S51單片機(jī)的地址線、數(shù)據(jù)線相連， 片選端控制 可采用線選法或譯碼法。 介紹 276 27128芯片與 AT89S51的接口。 更大容量的 2725 27512與 AT89S51的連接， 差別 只是連接的地址線數(shù)目不同。 OE52 由于 2764與 27128引腳的 差別僅在 26腳 ， 2764的 26腳是空腳， 27128的 26腳是地址線 A13，因此在設(shè)計(jì)外擴(kuò)存儲器電路時， 應(yīng)選用 27128芯片設(shè)計(jì)電路 。在實(shí)際應(yīng)用時，可將 27128換成 2764，系統(tǒng)仍能正常運(yùn)行。 圖 813所示為 AT89S51外擴(kuò) 16KB的 EPROM 27128的電路。 由于只擴(kuò)展一片 EPROM，所以 片選端 直接接地 ， 也可接到某一高位地址線上 （ A15或 A14）進(jìn)行 線選 ，也可接某一地址譯碼器的輸出端。 53 圖 813 AT89S51單片機(jī)與 27128的接口電路 54 2．使用多片 EPROM的擴(kuò)展電路 圖 814所示為利用 4片 27128 EPROM擴(kuò)展成 64KB程序存儲器 的方法。片選信號由 譯碼器 產(chǎn)生 。 4片 27128各自所占的地址空間，讀者自己分析。 靜態(tài)數(shù)據(jù)存儲器 RAM的擴(kuò)展 在單片機(jī)應(yīng)用系統(tǒng)中，外部擴(kuò)展的數(shù)據(jù)存儲器都采用靜態(tài)數(shù)據(jù)存儲器（ SRAM）。 對外部擴(kuò)展的數(shù)據(jù)存儲器空間訪問， P2口 提供高 8位地址， P0口 分時提供低 8位地址和 8位雙向數(shù)據(jù)總線。 片外數(shù)據(jù)存儲器 RAM的讀和寫 由 AT89S51的 （ ）和 （ ）信號控制。 RDWR55 圖 814 AT89S51與 4片 27128 EPROM的接口電路 56 而片外程序存儲器 EPROM的輸出端允許（ ）由單片機(jī)的讀選通 信號控制。 盡管與 EPROM的 地址空間范圍相同 ，但由于控制信號不同， 不會發(fā)生總線沖突 。 常用的靜態(tài) RAM（ SRAM）芯片 單片機(jī)系統(tǒng)中常用的 RAM芯片的典型型號有 6116（ 2KB ）， 6264（ 8KB）， 62128（ 16KB）， 62256（ 32KB） 。 6116為 24腳 封裝， 626 6212 62256為 28腳 封裝。這些 RAM芯片的引腳如 圖 815所示 。 PSENOE57 圖 815 常用的 RAM引腳圖 58 各引腳功能： A0～ A14： 地址輸入線。 D0～ D7： 雙向三態(tài)數(shù)據(jù)線。 ： 片選信號輸入線。對 6264芯片，當(dāng) 24腳（ CS）為高電平且 為低電平時才選中該片。 ： 讀選通信號輸入線，低電平有效。 ： 寫允許信號輸入線，低電平有效。 VCC — 工作電源 +5V。 GND — 地。 RAM存儲器有 讀出、寫入、維持 3種 工作方式，工作方式的控制見 表 86。 OECECEWE59 外擴(kuò)數(shù)據(jù)存儲器的讀寫操作時序 對片外 RAM讀和寫 兩種操作時序的基本過程相同。 1．讀片外 RAM操作時序 若外擴(kuò)一片 RAM，應(yīng)將 腳與 RAM的 腳連接， 腳與芯片 腳連接。 WE RDWROE60 單片機(jī)讀片外 RAM操作時序如 圖 816所示 。 在 第一個機(jī)器周期的 S1狀態(tài) ， ALE信號由低變高（ ①處），讀 RAM周期開始。在 S2狀態(tài) ， CPU把低 8位地址送到 P0口總線上，把高 8位地址送上 P2口（在執(zhí)行“ MOVX A， @DPTR”指令階段才送高 8位；若執(zhí)行“ MOVX A，@Ri”則不送高 8位）。 ALE下降沿 （ ② 處）用來把低 8位地址信息鎖存到外部鎖存器 74LS373內(nèi)。而高 8位地址信息一直鎖存在 P2口鎖存器中（ ③ 處）。 在 S3狀態(tài) ， P0口總線變成高阻懸浮狀態(tài) ④ 。在 S4狀態(tài)，執(zhí)行指令“ MOVX A， @DPTR”后使 信號 變有效 RD61 圖 816 AT89S51單片機(jī)讀片外 RAM操作時序圖 62 （ ⑤ 處）， 信號使被尋址的片外 RAM過片刻后把數(shù)據(jù)送上P0口總線（ ⑥ 處），當(dāng) 回到高電平后（ ⑦ 處）， P0總線變懸浮狀態(tài)（⑧處）。 2．寫片外 RAM操作時序 向片外 RAM寫數(shù)據(jù)，單片機(jī)執(zhí)行 “ MOVX @DPTR， A” 指令。 指令執(zhí)行后， AT89S51的 信號為低有效，此信號使 RAM的 端被選通。 寫片外 RAM的時序如 圖 817所示 。開始的過程與讀過程類似，但寫的過程是 CPU主動把數(shù)據(jù)送上 P0口總線 ，故在時序上，CPU先向 P0口總線上送完 8位地址后，在 S3狀態(tài)就將數(shù)據(jù)送到P0口總線（ ③ 處）。此間， P0總線上不會出現(xiàn)高阻懸浮現(xiàn)象。 RDRDWRWE63 圖 817 AT89S51單片機(jī)寫片外 RAM操作時序圖 64 在 S4狀態(tài) ，寫信號 有效（ ⑤ 處），選通片外 RAM，稍過片刻， P0口上的數(shù)據(jù)就寫到 RAM內(nèi)了，然后寫信號 變?yōu)闊o效（ ⑥ 處）。 AT89S51單片機(jī)與 RAM的接口電路設(shè)計(jì) AT89S51對片外 RAM的讀和寫由 AT89S51單片機(jī)的 （ ） 和 （ ） 控制，片選端由譯碼器譯碼輸出控制。因此設(shè)計(jì)時，主要解決地址分配、數(shù)據(jù)線和控制信號線的連接問題。在與高速單片機(jī)連接時，還要根據(jù)時序解決讀 /寫速度匹配問題。 圖 818為用 線選法 擴(kuò)展 AT89S51外部數(shù)據(jù)存儲器電路。圖中數(shù)據(jù)存儲器選用 6264，該芯片地址線為 A0～ A12，故AT89S51剩余地址線為 3條。 WRWRWRRD65 圖 818 線選法擴(kuò)展外部數(shù)據(jù)存儲器電路圖 66 用 線選 可擴(kuò)展 3片 6264，對應(yīng)的存儲器空間見 表 87。 用 譯碼法 擴(kuò)展外部數(shù)據(jù)存儲器的接口電路如 圖 819所示。數(shù)據(jù)存儲器 62128，芯片地址線為 A0～ A13，剩余地址線為兩條，若采用 2線 4線 譯碼器可擴(kuò)展 4片 62128。各片62128芯片 地址分配 如 表 88所示。 67 圖 819 譯碼法擴(kuò)展外部數(shù)據(jù)存儲器電路圖 68 Y0Y1Y2Y3【 例 81】 編寫程序?qū)⑵鈹?shù)據(jù)存儲器中 5000H～ 50FFH單 元全部清“ 0”。 方法 1 用 DPTR作為數(shù)據(jù)區(qū)地址指針，同時使用字節(jié)計(jì)數(shù) 器。參考程序如下： 69 MOV DPTR， 5000H ；設(shè)置數(shù)據(jù)塊指針的初值 MOV R7， 00H ；設(shè)置塊長度計(jì)數(shù)器初值（ 00H是 ；循環(huán) 256次） CLR A LOOP： MOVX @DPTR， A ；給一單元送“ 00H” INC DPTR ；地址指針加 1 DJNZ R7， LOOP ；數(shù)據(jù)塊長度減 1， 若不為 0則跳 ； LOOP繼續(xù)清“ 0” HERE： SJMP HERE ；執(zhí)行完畢， 原地踏步 70 方法 2 用 DPTR作為數(shù)據(jù)區(qū)地址指針，但不使用字節(jié)計(jì)數(shù)器，而是比較特征地址。參考程序如下： MOV DPTR， 5000H；設(shè)置數(shù)據(jù)塊指針的初值 CLR A ； A清 0 LOOP： MOVX @DPTR， A ；給一單元送“ 00H” INC DPTR ；數(shù)據(jù)塊地址指針加 1 MOV R7， DPL ；數(shù)據(jù)塊末地址加 1送 R7 CJNE R7， 0， LOOP ；與末地址 +1比較 HERE： SJMP HERE 71 EPROM和 RAM的綜合擴(kuò)展 在系統(tǒng)設(shè)計(jì)中，經(jīng)常是既要擴(kuò)展程序存儲器，也要擴(kuò)展數(shù)據(jù)存儲器（ RAM）或 I/O，即進(jìn)行存儲器的 綜合擴(kuò)展 。下面介紹如何進(jìn)行綜合擴(kuò)展。 綜合擴(kuò)展的硬件接口電路 【 例 82】 采用 線選法 擴(kuò)展 2片 8KB的 RAM和 2片 8KB的 EPROM。 RAM芯片選用 2片 6264。擴(kuò)展 2片 EPROM芯片，選用 2764。硬件接口電路如 圖 820所示 。 72 圖 820 采用線選法的綜合擴(kuò)展電路圖示例 73 （ 1）控制信號及片選信號 地址線 IC1（ 2764）和 IC3（ 6264）的片選 端， IC2（ 2764）和 IC4（ 6264）的片選 端。 當(dāng) =0， =1時， IC2和 IC4的片選端為低電平，IC1和 IC3的 端全為高電平。 當(dāng) =1， =0時， IC1和 IC3的 端都是低電平，每次同時選中兩個芯片，具體對哪個芯片進(jìn)行讀 /寫操作還要通過 、