單晶片微處理機(jī)簡(jiǎn)介(編輯修改稿)
2025-08-14 14:15 本頁(yè)面
【文章內(nèi)容簡(jiǎn)介】 ISU EE 17 RC振盪電路 ISU EE 18 除頻電路之基本方塊圖 M1 比較器 計(jì)數(shù)器 clcok 重置 /reset 相等 clock/M ISU EE 19 相鎖迴路時(shí)脈合成器方塊圖 fsys 電壓控制振盪器 相位偵測(cè)器 迴路濾波器 除頻 N Fosc ISU EE 20 計(jì)時(shí) /計(jì)數(shù)器 ? 計(jì)時(shí) /數(shù)模組為單晶片系統(tǒng)之重要模組 。 – 輸入訊號(hào)透過預(yù)除器 (Prescaler)， 使時(shí)脈速率降低與獲得較穩(wěn)定訊號(hào) 。 – 計(jì)數(shù)後之輸出 ， 通過後除器 (Postescaler)， 可將計(jì)數(shù)結(jié)果分群輸出或降低模組計(jì)數(shù)輸出速率 。 ? 妥善應(yīng)用計(jì)時(shí)器模組所輸出之計(jì)數(shù)數(shù)值 ， 可設(shè)計(jì)各種周邊應(yīng)用模組 。 – 捕抓 (capture)模組 – 比較 (pare)模組 – 脈波寬調(diào)變 (pulse width modulation)模組 。 ISU EE 21 計(jì)時(shí) (計(jì)數(shù) )器模組架構(gòu) 預(yù)除器 計(jì)時(shí)器 或 計(jì)數(shù)器 後除器 FOSC F_timer/M F_timer Timer overflow or equal 控制暫存器 狀態(tài)暫存器 其它模組 計(jì)數(shù)數(shù)值 ISU EE 22 馬錶訊號(hào) amp。超聲波測(cè)距訊號(hào) 捕抓 (capture)模組應(yīng)用 ISU EE 23 捕抓 (capture)模組之基本架構(gòu)圖 輸入腳位 預(yù)除器 或 邊緣偵測(cè) 資料暫存器 計(jì)時(shí)器 控制暫存器 狀態(tài)暫存器 捕捉致能 ISU EE 24 比較 (pare)模組之基本架構(gòu)圖 資料暫存器 比較器 計(jì)時(shí) /數(shù)器模組 暫存器 控制暫存器 狀態(tài)暫存器 輸出控制 輸出腳位 相等 控制特殊模組 ISU EE 25 PWM訊號(hào)與基本應(yīng)用概念 週期 Duty cycle PWM 訊號(hào) 低通 對(duì)應(yīng)於 Duty cycle 直流平均訊號(hào) ISU EE 26 基本 I/O埠 ? 單晶系統(tǒng)之基本輸出入模組 ， 可設(shè)定規(guī)劃各模組位元之輸出入方向 (輸入 、 輸出或雙向 )。 ? 輸出埠之設(shè)計(jì)模式 – 有開集 (汲 )級(jí)輸出 、 三態(tài)輸出 、 圖騰柱輸出 ， 以及是否資料緩衝 (buffer)。 – 推動(dòng)能力從數(shù) mA至數(shù)十 mA， 一般推動(dòng)能力之流入電流 (汲入 sink)與流出電流 (源出 source)驅(qū)動(dòng)力不同 。 ? 輸入埠之設(shè)計(jì)模式 – 有弱提升電阻 (pullup resistance )輸入模式 、 史密特觸發(fā)模式 、 資料閂鎖 (latch)模式等 。 ? 在省電模式底下 ， 使用者需依照資料手冊(cè)與系統(tǒng)設(shè)計(jì)將所有輸出入埠設(shè)定至省電狀態(tài) 。 ISU EE 27 同步傳輸 amp。非同步傳輸 傳輸時(shí)脈 資料位元 資料位元 傳輸時(shí)脈 ISU EE 28 ADC與 DAC ?ADC:類比數(shù)位轉(zhuǎn)換過程 ， 若希望轉(zhuǎn)換完成之?dāng)?shù)位資訊保持所有原類比訊號(hào)之特徵 。需依取樣定理 (sampling theorem)取樣 。 ?DAC:將數(shù)位資訊轉(zhuǎn)換為類比訊號(hào)之轉(zhuǎn)換過程 。 ?取樣定理 : 取樣時(shí)間 為類比訊號(hào)之最高頻率 )2(1m a xfT s a m p le ?
法律信息相關(guān)推薦
鄂ICP備17016276號(hào)-1