【文章內(nèi)容簡介】 它是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)?？稍谟鞋F(xiàn)成的條件下，F(xiàn)PGA還是有其具大的優(yōu)勢比如它的高速性，讓我們更清楚地認(rèn)識到硬件的性能及硬件描述語言對硬件的驅(qū)動。FPGA是ASIC電路中設(shè)計(jì)周期最短、開發(fā)費(fèi)用最低、風(fēng)險最小的器件之一。所以本方案選用以FPGA作為核心器件來設(shè)計(jì)。４系統(tǒng)設(shè)計(jì) 由頻率信號輸出端輸出頻率為100HZ的時鐘信號，輸入到微妙模塊的時鐘端clk，微妙模塊為100進(jìn)制的計(jì)數(shù)器，產(chǎn)生的進(jìn)位信號co輸入到下一級秒模塊的時鐘端，以此類推，直到分模塊計(jì)數(shù)到59進(jìn)60時，產(chǎn)生的進(jìn)位信號不輸出，計(jì)數(shù)清零。將微妙、秒、分產(chǎn)生的計(jì)數(shù)通過置數(shù)/位選再通過顯示模塊實(shí)時顯示。 設(shè)計(jì)方案：利用一塊芯片完成除時鐘源，按鍵和顯示器之外的所有數(shù)字電路功能。所有數(shù)字邏輯功能都在CPLD器件上用VHDL語言實(shí)現(xiàn)。這樣設(shè)計(jì)具有體積小，設(shè)計(jì)周期短，調(diào)試方便，故障率地和修改升級容易等特點(diǎn)， 本設(shè)計(jì)采用自頂向下，混合輸入方式（原理圖輸入——頂層文件鏈接和VHDL語言輸入——各模塊程序設(shè)計(jì)）實(shí)現(xiàn)數(shù)字秒表的設(shè)計(jì)，下載和調(diào)試。 電路總體框圖 試驗(yàn)箱上時鐘脈沖是20MHz，因此在實(shí)驗(yàn)時需要對其進(jìn)行分頻，才能實(shí)現(xiàn)功能，若需要1Hz的時鐘，則需要對脈沖進(jìn)行10000000次分頻；若需要1KHz，則需要對脈沖進(jìn)行20000次分頻。，因此，對該原始脈沖進(jìn)行200000次分頻。此外，實(shí)驗(yàn)還需要數(shù)碼管動態(tài)顯示的掃描時鐘，本實(shí)驗(yàn)采用2000次分頻。 分頻模塊示意圖 微秒模塊設(shè)計(jì)微秒模塊生成的器件可以實(shí)現(xiàn)帶有100進(jìn)制進(jìn)位和清零功能，暫停等功能，微秒個位輸入為100HZ脈沖，其進(jìn)位信號輸出，作為周期時鐘信號，為微秒十位提供脈沖。個位模塊和十位模塊都有清零信號clear和秒表啟停位start,輸出微秒個位、十位及進(jìn)位信號cout。微秒模塊是由兩個十位計(jì)數(shù)器組成。 微秒模塊示意圖 秒模塊設(shè)計(jì)微秒模塊生成的器件可以實(shí)現(xiàn)帶有60進(jìn)制進(jìn)位和清零功能，暫停等功能，秒個位輸入為微秒十位進(jìn)位脈沖，其進(jìn)位信號輸出，作為周期時鐘信號，為秒十位提供脈沖。個位模塊和十位模塊都有清零信號clear和秒表啟停位start,輸出秒個位、十位及進(jìn)位信號cout。秒模塊是由一個十位計(jì)數(shù)器和一個六位計(jì)數(shù)器組成，其中十位計(jì)數(shù)器為秒個位計(jì)數(shù)，六位計(jì)數(shù)器為秒十位計(jì)數(shù)。 秒模塊示意圖 分模塊設(shè)計(jì)分模塊生成的器件可以實(shí)現(xiàn)帶有60進(jìn)制進(jìn)位和清零功能，暫停等功能，分個位輸入為秒十位進(jìn)位脈沖，其進(jìn)位信號輸出，作為周期時鐘信號，為分十位提供脈沖。個位模塊和十位模塊都有清零信號clear和秒表啟停位start,輸出分個位、十位及進(jìn)位信號cout。分模塊和秒模塊原理一樣，也是由一個十位計(jì)數(shù)器和一個六位計(jì)數(shù)器組成，其中十位計(jì)數(shù)器為分個位計(jì)數(shù)，六位計(jì)數(shù)器為分十位計(jì)數(shù)。 分模塊示意圖 控制模塊電路設(shè)計(jì)為了實(shí)現(xiàn)數(shù)字秒表的各種相應(yīng)功能，主控電路對各種輸入控制信號進(jìn)行處理。作出相應(yīng)的調(diào)整，發(fā)出一系列的控制輸出信號。如對數(shù)字秒表實(shí)現(xiàn)復(fù)位操作，啟、停控制。 主控電路的功能 實(shí)現(xiàn)系統(tǒng)復(fù)位： ①設(shè)置一個clear信號，當(dāng)信號clear＝1時，整個系統(tǒng)復(fù)位：當(dāng)CLR＝0時，系統(tǒng)進(jìn)行計(jì)時功能。，清零重新開始計(jì)數(shù)。 ②啟/?？刂疲? 用于開始/結(jié)束計(jì)時操作。數(shù)字秒表的啟/停是通過控制送給計(jì)數(shù)器的時鐘來實(shí)現(xiàn)的。當(dāng)start=1后，計(jì)數(shù)器開始計(jì)數(shù)，秒表開始正常工作。當(dāng)start=0后，計(jì)數(shù)器停止計(jì)數(shù)，秒表暫停工作。 譯碼顯示驅(qū)動電路設(shè)計(jì)在數(shù)字電路系統(tǒng)中，人們常常需要將數(shù)字電路中表示數(shù)字、文字、符號的二進(jìn)制代碼翻譯成人們習(xí)慣的形式，并且使其直觀地顯示出來以便直接讀數(shù)。為了能夠直觀地顯示數(shù)字電路系統(tǒng)中的有關(guān)數(shù)據(jù)，人們常常使用一種被稱為七段數(shù)碼管。七段數(shù)碼管DISPLAY[6…0]NUM七段數(shù)碼管譯碼電路數(shù)碼管顯示內(nèi)容及控制內(nèi)容 七段字符顯示器的基本原理是將所要顯示的數(shù)字翻譯成構(gòu)成該電路中可發(fā)光二極管的驅(qū)動信號，因此也可以將其視為一種譯碼電路。 顯示譯碼電路：將用于顯示BCD碼數(shù)據(jù)進(jìn)行譯碼，計(jì)時電路的結(jié)果的8位BCD碼輸出端Q經(jīng)外部的譯碼電路后用于選擇對應(yīng)計(jì)時結(jié)果顯示數(shù)碼管的公共端。 顯示電路的設(shè)計(jì)常用的顯示器件有發(fā)光二極管、數(shù)碼管、液晶顯示器等，最常用的為數(shù)碼管。LED就是擁有PN連接的二極管半導(dǎo)體，在通電后釋放光子。該過程被稱為注入發(fā)光，發(fā)生于電子從N型材料填充到P型材料低能量孔的過程中。高能電子進(jìn)入低能量孔時會釋放能量，產(chǎn)生光子。P型和N型材料層所使用的材料，以及兩者之間的間距決定了生成光線的波長和能量水平。 有多種材料可以用來生產(chǎn)LED，而目前比較普遍的應(yīng)用是砷化鋁鎵(AlGaAs)、磷化鋁銦鎵(AlInGaP)和氮化銦鎵(InGaN)。磷化鋁銦鎵一般用來產(chǎn)生紅光和黃光；而氮化銦鎵一般用來產(chǎn)生藍(lán)光和綠光——這些材料生成的光子都在可視光譜之內(nèi)。結(jié)合新的生產(chǎn)架構(gòu)，它們可以被做成極亮的LED，用于一般照明和汽車照明。數(shù)碼管顯示數(shù)據(jù)的方式有靜態(tài)顯示和動態(tài)顯示之分。所謂靜態(tài)顯示，就是將顯示的數(shù)據(jù)的BCD碼，通過各自的47/8顯示譯碼器譯碼后，分別接到顯示譯碼器的顯示驅(qū)動段ag(p)，而公共端COM則根據(jù)數(shù)碼管的類型（共陰/共陽）分別接GND/VCC。動態(tài)顯示，就是將被顯示的數(shù)據(jù)的BCD碼，按照一定的變化頻率，在不同的時刻周期性地分別送到一個數(shù)據(jù)總線上，再通過一個公共的47/8顯示譯碼后，接到多個顯示譯碼器的公共顯示驅(qū)動段ag(p)上，同時，在不同的