【文章內(nèi)容簡介】 階交調(diào)系數(shù)的相互關系，可以根據(jù)典型非線性規(guī)律推導出來，二者近似的關系是：1dB壓縮點時所對應的三階交調(diào)系數(shù)為23dBc。 高速運算放大器的結(jié)構(gòu) 高速運算放大器通常由四部分組成：輸入級，增益級，輸出級和偏置級。1，輸入級：現(xiàn)代的高速放大器幾乎都采用差分的方法來作為輸入級，因為這種電路具有輸入阻抗高，工作帶寬高的優(yōu)點，有些是用典型的差分輸入，更多的是利用一種叫折疊級聯(lián)結(jié)構(gòu)，不過這些都是差分結(jié)構(gòu)。 2，增益級：現(xiàn)代的高速運放都采用電流反饋結(jié)構(gòu)來提高增益帶寬，具體就是在增益級中有一個鏡像電流源，利用鏡像電流源給補償電容充電的方式對信號進行放大，這種方法的帶寬極高，但是會使相位有所偏差。 3，輸出級：上面討論的四類放大器的輸出級可以分為兩類，一類是前三類放大器共有的是一種射級跟隨器，由增益級的輸出信號加到輸出級晶體管的基級，再由輸出端的發(fā)射極作為輸出；另一類是第四種放大器，這是低功耗高速放大器所共有的，這種放大器的輸出端采用推挽式結(jié)構(gòu)。 4，偏置級：上述四類高速運算放大器都需要偏置電壓，這些偏置電壓必須不隨溫度而變化?？梢杂孟旅娴碾娐穼崿F(xiàn)電流不隨溫度改變： 恒流偏置極一般的高速放大電路由兩部分組成：信號放大部分與功率放大部分，信號放大部分包含電路的最基本的放大電路，一般由高速運放等集成芯片構(gòu)成，而一般的高速運放的輸出電壓有效值都比較低，所以要求有功放級輸出，這里的功放級一般由兩級構(gòu)成，第一級用于對信號做跟隨，而后可以用推挽式電路做功率放大，以提高輸出級的帶載能力，基本的結(jié)構(gòu)如下：電路匹配信號放大功率放大電路匹配 電路結(jié)構(gòu)款圖高速運算放大器通常具有電流反饋結(jié)構(gòu)，早期的高速放大器采用互補式反饋方法，它采取從輸出級到輸入級的電流反饋，雖然增益帶寬較低，但輸出轉(zhuǎn)換速率高?，F(xiàn)代單級電流反饋放大器，輸入級由電流鏡構(gòu)成，電平移動由電流鏡將轉(zhuǎn)換電流注入補償電容 C 實現(xiàn)，由于電流鏡的傳輸延時，使相位裕度有所損失。第三章 寬帶視頻放大器設計.本設計要求信號通道帶寬大于40MHZ，輸入阻抗大于１千歐，輸入阻抗大于KZQ，利用兩級可變增益寬帶放大器AD6O3來提高增益和擴大AGC控制范圍，輸入部分采用高速電壓反饋型運放OPA642作跟隨器提供輸入阻抗，并且在不影響性能的條件下給輸入部分加了保護電路。選用高速ADC芯片AD9042對模擬輸出信號進行取樣并送FGPA，通過相關算法產(chǎn)生AD603所需的增益控制電壓?？紤]到具體的應用系統(tǒng)，電路板的尺寸大小是很有必要考慮的一個方面，在系統(tǒng)性能指標要求的范圍內(nèi)，應盡量減小電路板占用空間。本章將在簡要分析系統(tǒng)輸入信號時域波形的基礎上對系統(tǒng)實現(xiàn)的幾種方案進行比較論證，選出合理設計方案，并給出系統(tǒng)實現(xiàn)框圖。如前所述，本設計輸入信號為相位編碼信號，這里先對相位編碼信號的時域波形作一個簡要的介紹:一般相位編碼信號的復數(shù)表達式可以寫成:］信號的復包絡函數(shù)為:其中為載波信號的頻率， 為相位調(diào)制函數(shù)。對二相編碼信號來說，只有０或兩個可能取值，可用二進相位序列表示，也可以用二進序列表示。而為反映雷達發(fā)射不同無線電波波形的窗函數(shù)。對于脈沖二相編碼信號，該窗函數(shù)是一個矩形窗，窗寬為脈沖寬度。對連續(xù)波二相編碼信號而言，則恒為1。為了統(tǒng)一兩者的形式，都做矩形窗處理。因為我們分析主要針對偽隨機碼和隨機碼調(diào)相連續(xù)波雷達，由于偽隨機碼具有周期性，那么只需討論一個周期的信號形式，故取寬度為一個周期碼長的矩形窗。而隨機碼，相當于寬度趨向于無窮大的情況，故也可以作矩形窗處理。綜上所述，可表示如下形式: 二相編碼波形方案一：采用分離場效應管芯的混合集成方案由于工藝固有的雜散使得其調(diào)試困難，另外廠家所提供半導體管芯資料上的S參數(shù)在高頻段往往不全，而一般實驗室又不具備準確測量管芯參數(shù)的條件，這為精確仿真帶來了很大的麻煩。所以用管芯去實現(xiàn)毫米波低噪聲放大器難度較大，要是實現(xiàn)毫米波寬帶低噪聲放大器就更難了。方案二：采用單片相比管芯采用這種方法的一個最重要好處在于：有源器件不再單獨封裝，減少了管殼分布參數(shù)的影響，使得器件的工作頻率大大提高，工作帶寬大大加寬，而且一致性好。因此，如果能得到合適的毫米波低噪聲單片放大器件則樣品更易成功，并具有體積與重量方面的優(yōu)勢。然而有兩方面的因素限制了單片的低噪聲性能：一是由于單片是批量工藝，因此其工作帶寬通常設計得較寬，對特定頻帶內(nèi)的性能可能不是最優(yōu)的；二是毫米波低噪聲單片由于片上匹配網(wǎng)絡的損耗比混合電路高，因此其噪聲系數(shù)比混合電路要高。單片與管芯實現(xiàn)毫米波放大器各有優(yōu)缺點，在單片噪聲系數(shù)能滿足要求的情況下應盡量選用低噪聲單片來實現(xiàn)以提高成品率及減少調(diào)試量。而能滿足此課題噪聲系數(shù)的單片還是比較容易找到，因此本課題決定采取兩級放大的單片集成方案來實現(xiàn)課題要求。首先對比技術(shù)指標要求，選取適合本課題設計的低噪聲放大器芯片，其次進行基片的選取、微帶線輸入輸出阻抗匹配的設計。由于放大器工作在毫米波頻段，須對放大器腔體和接頭安裝進行優(yōu)化設計，此外還須完成放大器直流偏置的設計，最后在單片組裝過程中需嚴格控制工藝公差，保證樣品滿足技術(shù)指標要求。 系統(tǒng)組成在設計中，分別對系統(tǒng)設計中遇到的問題進行了分析，通過各功能模塊各種實現(xiàn)方法以及其優(yōu)缺點作了詳細的介紹，在此基礎上選擇出了最佳方案，現(xiàn)給出系統(tǒng)組成框圖，如圖所示。FPGAXCV200PROMD/A高速ADC至PGA1至PGA2輸出取樣系統(tǒng)控制輸入信號 系統(tǒng)框圖基于FPGA實現(xiàn)的AGC數(shù)字控制組成框圖第4章 主放大電路的設計本章主要討論電路的核心部分—主放大電路的基本原理與實際測試的結(jié)果，主要分為以下幾個部分，第一級、第二級放大電路的基本原理與實際測量結(jié)果；功放級的電路的基本原理與實際測量結(jié)果，各級電路的連接原則，主要是防止后級電路對前級電路產(chǎn)生影響，從而使整個電路產(chǎn)生振蕩，最后對整個電路的各項參數(shù)進行了測量。 第一級、第二級放大電路的設計原理高速運算放大器一般由差動輸入級，電壓放大級和推挽輸出級組成，實際的放大增益由外接的電阻網(wǎng)絡 RB，RF 決定。用差動輸入可以提高整個電路的頻特性，而用推挽輸出也不會降低整個系統(tǒng)的頻率特性，下圖便是一般的高速運放的原理圖：一般情況下，由 RB，RF 構(gòu)成的負反饋電路的增益在頻率較低的情況下可以做到很大，但是高速運算的開環(huán)增益在頻率加大的時候會下降，閉環(huán)增益也會隨之下降。 高速運放頻率特性從上面運放的頻率響應特性曲線可以看到，在一定放入范圍內(nèi)，放大器的閉環(huán)增益與信號頻率有很嚴格的關系，放大器的增益越高，信號的頻帶就越窄，在雙對數(shù)坐標上二者為系數(shù)小于零的線性關系，當轉(zhuǎn)到線性坐標上時，二者的乘積一定，也就是說在某一個頻率范圍內(nèi)，放大器的閉環(huán)增益與信號帶寬的乘積為一常數(shù)，這就是放大器的增益帶寬積。但是放大器的一些雜散參數(shù)會影響這一數(shù)值，尤其在高頻端的時候，如上面頻率響應曲線上的虛線就是實際的頻率響應狀態(tài) 。 第一級、第二級放大電路的測量結(jié)果 實際電路圖實際的電路與理論電路又有不同，實際的電路中滯后電路中沒有電容，實電路還有分壓電路，而且由于實際的電容沒有計算的值，因此實際電容的選取與理論值不同。下面就是實際電路的結(jié)構(gòu)：前端的 50 歐姆電阻主要用于與同軸線進行匹配，150 歐姆電阻與 3k 電阻串聯(lián)進行分壓，作為輸入電壓，420 歐姆電阻與 10k 的可變電阻接成負反饋電路作為放大用，電路的輸出使用一個 750 歐姆的電阻串聯(lián)一個 100K 的電阻做分壓，由于分壓系數(shù)極高，可以認為最終輸出的電壓等于運放的輸出電壓。第一級電路與第二級電路都是同一結(jié)構(gòu)，只是第二級電路的輸出端與第一級電路略有不