【文章內(nèi)容簡介】 進(jìn)行分組操作，然后在每組碼的后面插入一個碼字，組成一組新的線路碼型長度為m+1，插入碼根據(jù)其插入碼字的規(guī)律不同可以分為以下幾種碼型：mB1C碼、mB1H碼以及mB1P碼[7]。 第三章 Quartus2 軟件的簡單介紹Quartus2是美國Altera公司研制的第四代有關(guān)PLD的開發(fā)軟件，這款軟件是適合單芯片可編程系統(tǒng)（SOPC）的最全面的設(shè)計環(huán)境。Quartus2軟件所支持的器件有很多，如max3000A、max 7000B、max 7000S、max7000AE、maxmercury、cyclone、cyclone stratixstratix GX、stratix、flex6000、flex10K、flex10KA以及flex0KE等。Quartus2軟件包的編程器可以提供功能強(qiáng)大的設(shè)計處理，因?yàn)樗钦麄€系統(tǒng)的主要部分，設(shè)計者可以通過增加一定的約束條件來提高芯片的利用率。Quautus2軟件有它自帶的仿真器與綜合器，這些可以用來完成從設(shè)計輸入到硬件配置的整個設(shè)計過程。它可以支持altera的ip核，并且含有一些宏功能模塊庫[8]。Quartus2軟件的項(xiàng)目設(shè)計過程可以劃分為下面幾個步驟：設(shè)計流程如下圖所示 輸入電路 創(chuàng)建新工程 項(xiàng)目編譯 項(xiàng)目仿真 編程下載 圖2 項(xiàng)目設(shè)計過程的步驟 創(chuàng)建工程文件在Quartus2軟件上創(chuàng)建一個新的工程。所謂工程就是你的設(shè)計的描述、設(shè)置、數(shù)據(jù)以及輸出的整個集合，此軟件會將這些存儲在不同類型文件集中放在同一個文件夾下，所以要創(chuàng)建一個工程。創(chuàng)建一個新的工程步驟如下：216。 打開Quartus2軟件，點(diǎn)擊“File”，選擇“New Project Wizard”；216。 在新彈出的窗口中分別鍵入新工程的工作路徑、項(xiàng)目名稱以及實(shí)體名稱，且項(xiàng)目名稱和實(shí)體名稱要一致；216。 然后用鼠標(biāo)點(diǎn)擊下方的“finish”按鈕即可完成對新工程的創(chuàng)建。 設(shè)計輸入 在設(shè)計輸入之前還有重要的一步是電路的設(shè)計部分，在整個系統(tǒng)的設(shè)計之前首先必須進(jìn)行的是方案的論證、系統(tǒng)的設(shè)計以及FPGA芯片的選擇等等。一般來說采用的設(shè)計方案都是自頂向下的，即將整個系統(tǒng)劃分為若干個小模塊，然后再每個模塊劃分為下一個層次的小模塊，直到直接可以調(diào)用元件庫里的元件。設(shè)計輸入是將所設(shè)計的電路按照開發(fā)系統(tǒng)要求的形式表達(dá)出來的過程[9]。設(shè)計輸入有如下三種方式：216。 原理圖輸入方式。這種方式非常適合于對各部分電路都很熟悉的設(shè)計。216。 硬件描述語言輸入方式。硬件描述語言就是用文本方式描述出來的設(shè)計，硬件描述語言有ABEL、AHDL、VHDL、verilog等。216。 波形輸入方式。 一般常用的設(shè)計輸入方式是?和?，我的本次設(shè)計采用的是原理圖輸入的方式。 設(shè)計項(xiàng)目編譯 打開“Processing”菜單，點(diǎn)擊“Start Compilation”即可執(zhí)行項(xiàng)目的編譯功能，編譯器將運(yùn)行預(yù)先指定的各個模塊的功能。編譯成功后，編譯器將會產(chǎn)生相應(yīng)的輸出文件。如果有錯誤出現(xiàn)，編譯器將停止編譯，并會相應(yīng)的給出錯誤的信息欄，用鼠標(biāo)點(diǎn)擊“error”的信息條，一般下可以指出錯誤的地方，以便修改，直至所有的錯誤均消除后，系統(tǒng)就會彈出編譯成功的窗口[10]。 項(xiàng)目的仿真仿真檢查綜合結(jié)果是否與原先要設(shè)計的項(xiàng)目功能是否一致。項(xiàng)目的編譯成功，需要做的就是對每個模塊的功能進(jìn)行仿真測試，來查看設(shè)計的結(jié)果是否滿足原先設(shè)計的基本要求。仿真分為功能仿真、時序仿真以及波形仿真。功能仿真僅僅測試設(shè)計的邏輯功能；而時序仿真首先要測試邏輯的功能，而且還要測試有關(guān)設(shè)計的一些目標(biāo)器件；波形仿真是在波形編輯器中將設(shè)計的邏輯功能用波形圖的形式顯示，通過查看波形圖來檢查設(shè)計的邏輯功能是否符合設(shè)計的要求。波形仿真的步驟包括新建波形文件、設(shè)置波形仿真器、插入仿真節(jié)點(diǎn)、編輯輸入波形、運(yùn)行仿真器、檢查輸出波形是否符合設(shè)計要求等。 編程下載編程下載之前必須把下載線將計算機(jī)與硬件連接好，然后打開電源：216。 打開編程窗口和配置文件。選擇Tool→Promgrammer，彈出編程窗口。注意核對一下下載路徑與文件名，如果此文件沒有出現(xiàn)或者出錯，需要手動來選擇配置文件。最后單擊Start按鈕，進(jìn)入下載操作。216。 設(shè)置編程器。 器件編程就是編譯和波形仿真正確后。下載成功后，該FPGA芯片就會執(zhí)行設(shè)計文件描述的功能。器件編程的步驟可以分為：編程硬件連接、編程文件的產(chǎn)生、運(yùn)行編程操作。器件編程操作成功后，查看FPGA功能與設(shè)計文件描述的功能是否一致即可。第四章 5B6B碼譯碼 5B6B碼譯碼原理 5B6B碼譯碼是編碼過程的逆過程，也就是將發(fā)送端送來的已變換的6B信號碼流，按照每6比特分為一組，然后讀出5B碼流。5B6B碼譯碼簡單的講就是將6B的數(shù)據(jù)怎樣變成是5B的數(shù)據(jù)。5B6B碼譯碼的實(shí)現(xiàn)的方法主要有兩種：一種是用集成電路來實(shí)現(xiàn)，另一種是用碼表類實(shí)現(xiàn)。我用的是第二種方法實(shí)現(xiàn)的。5B6B碼線路碼型編碼是將二進(jìn)制數(shù)據(jù)流每5bit劃分為—個字組，然后在相同時間段內(nèi)按一個確定的規(guī)律編碼為6bit碼組代替原5bit碼組輸出。原5bit二進(jìn)制碼組有25共32種不同組合，而6bit二進(jìn)制碼組有26共64種不同組合。所以不可能是一一對應(yīng)的映射。為了使“0”碼“1”碼出現(xiàn)的機(jī)會相同，為了減小直流漂移和避免出現(xiàn)長連“0”和長連“1”的碼組，必須要進(jìn)行碼組的變換。為解決這個問題，必須要進(jìn)行6B的碼表設(shè)計。而其它的碼組作為不允許使用的碼組和禁用碼組，如6B碼流“011000000110”、“111111”、“000000”前者是由于使用了不允許使用的碼組而造成的；后者是由于使用了禁止碼組。有了碼表，就可以按照碼表進(jìn)行設(shè)計了。6bit碼組的64種組合中碼組數(shù)字和WDS值分布情況是：WDS＝0的碼組有C63 =20個 WDS＝177。2的碼組有C62 + C64=30個WDS＝177。4的碼組有C61 +C65 =12個 WDS＝177。6的碼組有C60 +C66 =2個選擇6bit碼組的原則是使線路碼型的功率譜密度中無直流分量，最大相同碼元連碼和小，定時信息豐富，編碼器、譯碼器和判決電路簡單且造價低廉等等。因?yàn)楦鶕?jù)線路傳輸要求，應(yīng)盡量選擇游程差值小的碼組[11]。據(jù)此原則選擇6bit碼組的方法為：d＝177。d＝177。6的6bit碼組舍去（共14種），作為禁止碼組（或稱“禁字”）處理。d＝0、d＝177。2的六位碼組都有取舍，并且取兩種編碼模式：一種模式是d＝0、＋2，稱模式I；另一種模式是d＝0、－2，稱模式II。當(dāng)采用模式I編碼時，遇到d＝＋2的碼組后，后面編碼就自動轉(zhuǎn)換到模式II，在模式II編碼中遇到d＝－2的碼組時編碼又自動轉(zhuǎn)到模式I。碼表見附表。碼表設(shè)計是有一定的原則的：216。 “0”碼和“1”碼出現(xiàn)的機(jī)會相同；216。 減少相同符號連續(xù)數(shù)的數(shù)量；216。 選取D值較小的碼組。mB碼字變換到nB碼字都是按照預(yù)先設(shè)定的碼表進(jìn)行的，碼表的不同將會產(chǎn)生不同的線路碼。它的線路碼速只比原始碼速增加百分之二十，但是變換以及