【文章內(nèi)容簡介】 得快速發(fā)展，國內(nèi) PCB 產(chǎn)業(yè)由小到大逐步發(fā)展起來。2022 年，中國 PCB 產(chǎn)值超過臺灣，成為第三大PCB 產(chǎn)出國。2022 年，PCB 產(chǎn)值和進出口額均超過 60 億美元，成為世界第二大 PCB 產(chǎn)出國。我國 PCB 產(chǎn)業(yè)近年來保持著 20%左右的高速增長，并預(yù)計在 2022 年左右超過日本，成為全球 PCB 產(chǎn)值最大和技術(shù)發(fā)展最活躍的國家。 從產(chǎn)量構(gòu)成來看，中國 PCB 產(chǎn)業(yè)的主要產(chǎn)品已經(jīng)由單面板、雙面板轉(zhuǎn)向多層板，而且正在從 4～6 層向 6～8 層以上提升。隨著多層板、HDI 板、柔性板的快速增長，我國的 PCB 產(chǎn)業(yè)結(jié)構(gòu)正在逐步得到優(yōu)化和改善。 然而，雖然我國 PCB 產(chǎn)業(yè)取得長足進步，但目前與先進國家相比還有較大差距，未來仍有很大的改進和提升空間。首先，我國進入 PCB 行業(yè)較晚，沒有專門的 PCB 研發(fā)機構(gòu)，在一些新型技術(shù)研發(fā)能力上與國外廠商有較大差距。其次，從產(chǎn)品結(jié)構(gòu)上來看，仍然以中、低層板生產(chǎn)為主，雖然 FPC、HDI 等增長很快，但由于基數(shù)小，所占比例仍然不高。再次，我國 PCB 生產(chǎn)設(shè)備大部分依賴進口，部分核心原材料也只能依靠進口，產(chǎn)業(yè)鏈的不完整也阻礙了國內(nèi) PCB 系列企業(yè)的發(fā)展腳步。 行業(yè)總評 作為用途最廣泛的電子元件產(chǎn)品，PCB 擁有強大的生命力。無論從供需關(guān)系上看還是從歷史周期上判斷，2022 年初是行業(yè)進入景氣爬坡的階段，下游需求的持續(xù)強勁已經(jīng)逐層次拉動了 PCB 產(chǎn)業(yè)鏈上各廠商的出貨情況，形成至少在 2022 年一季度“淡季不淡”的局面。將行業(yè)評級由“回避”上調(diào)到“良好” 。北華航天工業(yè)學院畢業(yè)論文9第二章 Allegro SPB 及相關(guān) PCB 設(shè)計平臺簡介 簡介Allegro 是 Cadence 推出的先進 PCB 設(shè)計布線工具。 Allegro 提供了良好且交互的工作接口和強大完善的功能，和它前端產(chǎn)品 Cadence、OrCAD、Capture 的結(jié)合，為當前高速、高密度、多層的復(fù)雜 PCB 設(shè)計布線提供了最完美解決方案。Allegro 擁有完善的 Constraint 設(shè)定，用戶只須按要求設(shè)定好布線規(guī)則，在布線時不違反 DRC 就可以達到布線的設(shè)計要求，從而節(jié)約了煩瑣的人工檢查時間，提高了工作效率！更能夠定義最小線寬或線長等參數(shù)以符合當今高速電路板布線的種種需求。軟件中的 Constraint Manger 提供了簡潔明了的接口方便使用者設(shè)定和查看 Constraint 宣告。它與 Capture 的結(jié)合讓 . 電子工程師在繪制線路圖時就能設(shè)定好規(guī)則數(shù)據(jù)，并能一起帶到 Allegro 工作環(huán)境中，自動在擺零件及布線時依照規(guī)則處理及檢查，而這些規(guī)則數(shù)據(jù)的經(jīng)驗值均可重復(fù)使用在相同性質(zhì)的電路板設(shè)計上。Allegro 除了上述的功能外，其強大的自動推擠 push 和貼線 hug 走線以及完善的自動修線功能更是給用戶提供極大的方便；強大的貼圖功能，可以提供多用戶同時處理一塊復(fù)雜板子，從而大大地提高了工作效率。或是利用選購的切圖功能將電路版切分成各個區(qū)塊，讓每個區(qū)塊各有專職的人同時進行設(shè)計 ，達到同份圖多人同時設(shè)計并能縮短時程的目的。用戶在布線時做過更名、聯(lián)機互換以及修改邏輯后，可以非常方便地回編到 Capture 線路圖中，線路圖修改后也可以非常方便地更新到 Allegro 中；用戶還可以在 Capture 與 Allegro 之間對對象的互相點選及修改。對于業(yè)界所重視的銅箔的繪制和修改功能， Allegro 提供了簡單方便的內(nèi)層分割功能，以及能夠?qū)φ撈瑑?nèi)層的檢閱。對于鋪銅也可分動態(tài)銅或是靜態(tài)銅，以作為鋪大地或是走大電流之不同應(yīng)用。動態(tài)銅的參數(shù)可以分成對所有銅、單一銅或單一對象的不同程度設(shè)定，以達到銅箔對各接點可設(shè)不同接續(xù)效果或間距值等要求，來配合因設(shè)計特性而有的特殊設(shè)定。在輸出的部分，底片輸出功能包含 274D 、 274X 、 Barco DPF 、 MDA 以及直接輸出 ODB++ 等多樣化格式數(shù)據(jù)當然還支持生產(chǎn)所需的 Pick amp。 Place 、 NC Drill 和 BareBoard Test 等等原始數(shù)據(jù)輸出。Allegro 所提供的強大輸入輸出功能更是方便與其它相關(guān)軟件的溝通，例如 ADIVA 、 UGS(Fabmaster) 、 VALOR 、Agilent ADS… 或是機構(gòu)的 DXF 、 IDF……… 。為了推廣整個先進 EDA 市場 ,Allegro 提供了Cadence、OrCAD、Layout 、 PADS 、 PCAD 等接口，讓想轉(zhuǎn)換 PCB Layout 軟件的使用者，對于舊有的圖檔能順利轉(zhuǎn)換至 Allegro 中。 Allegro 有著 操作方便，接口友好，北華航天工業(yè)學院畢業(yè)論文10功能強大，整合性好 等諸多優(yōu)點，是一家公司投資 EDA 軟件的理想選擇。 PCB 設(shè)計軟件簡介：一、國內(nèi)用的比較多的是 protel，protel 99se，protel DXP，Altium，這些都是一個公司發(fā)展，不斷升級的軟件；當前版本是 Altium Designer 比較簡單，設(shè)計比較隨意，但是做復(fù)雜的 PCB 這些軟件就不是很好。二、Cadende spb 軟件 Cadende spb 這是 Cadence 的軟件，當前版本是 Cadence SPB ；其中的 ORCAD 原理圖設(shè)計是國際標準；其中 PCB 設(shè)計、仿真很全，用起來比protel 復(fù)雜，主要是要求、設(shè)置復(fù)雜；但是為設(shè)計做好了規(guī)定，所以設(shè)計起來事半功倍，比 protel 就明顯強大。三、Mentor 公司的 BORDSTATIONG 和 EE,其中 BOARDSTATION 由于只適用于 UNIX 系統(tǒng)，不是為 PC 機設(shè)計，所以使用的人較少；當前 MentorEE 版本為 Mentor EE 和Cadence spb 屬于同級別的 PCB 設(shè)計軟件，它有些地方比 cadence spb 差，它的強項是拉線、飛線，人稱飛線王。四、EAGLE Layout 這是歐洲使用最廣泛的 PCB 設(shè)計軟件?！∩鲜鏊f PCB 設(shè)計軟件，用的比較多的，Cadence spb 和 MentorEE 是里面當之無愧的王者?！∪绻浅鯇W設(shè)計PCB 我覺得 Cadencespb 比較好，它可以給設(shè)計者養(yǎng)成一個良好的設(shè)計習慣，而且能保證良好的設(shè)計質(zhì)量。北華航天工業(yè)學院畢業(yè)論文11第三章 PCB 封裝及基本概念 常見封裝所謂封裝是指安裝半導(dǎo)體集成電路芯片（IC）等用的外殼，起著安放，固定，密封，保護芯片和增強電熱性能的作用。封裝還是溝通芯片 Die 與外部系統(tǒng)電路的橋梁，Die上的接點用導(dǎo)線連接到封裝外殼的引腳上，這些引腳又通過印制電路板上的導(dǎo)線與其他器件建立連接。芯片的封裝技術(shù)已經(jīng)經(jīng)歷了好幾代的變遷，封裝類型從DIP ，QFP，PGA，BGA，到 CSP 再到 MCM，SIP，技術(shù)指標一代比一代先進，包括芯片面積與封裝面積之比越來越接近為一，適用頻率越來越高，耐溫性能越來越好。同時引腳數(shù)增多，引腳間距減少，重量減小，可靠性提高，使用上更加方便。 直插(DIP)DIP 封裝（Dual Inline Package） ，也叫雙列直插式封裝技術(shù)，指采用雙列直插形式封裝的集成電路芯片，絕大多數(shù)中小規(guī)模集成電路均采用這種封裝形式，其引腳數(shù)一般不超過 100。DIP 封裝的 CPU 芯片有兩排引腳，需要插入到具有 DIP 結(jié)構(gòu)的芯片插座上,如圖 31 所示。圖 31 DIP 器件 球柵陣列封裝(BGA)BGA (Ball Grid Array)球狀引腳柵格陣列封裝技術(shù)，高密度表面裝配封裝技術(shù)。在封裝的底部，引腳都成球狀并排列成一個類似于格子的圖案，由此命名為 BGA。目前的主板控制芯片組多采用此類封裝技術(shù)，材料多為陶瓷。特點：提高了貼裝成品率，潛在地降低了成本；BGA 陣列焊球的引腳很短，縮短了信號的傳輸路徑；北華航天工業(yè)學院畢業(yè)論文12BGA 的陣列焊球與基板的接觸面大、短，有利于散熱，如圖 32 所示。圖 32 BGA 器件(SOP)SOP 是 Small Outline Package 的縮寫，中文含意為小外形封裝，是一種集成電路的封裝技術(shù)。在這種封裝中，引腳從芯片的兩個較長的邊引出，引腳的末端向外伸展。它是一種主要的表面封裝類型，在具有較少引腳數(shù)目的集成電路中廣泛使用，特別是存儲器和模擬集成電路領(lǐng)域，如圖 33 所示。圖 33 SOP 器件 四側(cè)引腳扁平封裝(QFP)QFP( Quad Flat Package）四側(cè)引腳扁平封裝，該封裝實現(xiàn)的芯片引腳之間距離很小， 管腳很細，一般大規(guī)?；虺笠?guī)模集成電路采用這種封裝形式，其引腳數(shù)一般都在北華航天工業(yè)學院畢業(yè)論文13100 以上。特點：該封裝芯片時操作方便，可靠性高； 其封裝外形尺寸較小，寄生參數(shù)減小，適合高頻應(yīng)用；該封裝技術(shù)主要適合用 SMT 表面安裝技術(shù)在 PCB 上安裝布線，如圖 34 所示。圖 34 QFP 器件 方形扁平無引腳封裝(QFN)QFN(Quad Flat NoleadPackage)方形扁平無引腳封裝,表面貼裝型封裝之一，是一種焊盤尺寸小、體積小、以塑料作為密封材料的新興表面貼裝芯片封裝技術(shù)?，F(xiàn)在多稱為 LCC。QFN 是日本電子機械工業(yè)會規(guī)定的名稱。封裝四側(cè)配置有電極觸點，由于無引腳，貼裝占有面積比 QFP 小，高度比 QFP 低，如圖 35 所示。圖 35 QFN 器件北華航天工業(yè)學院畢業(yè)論文14 小外形晶體管封裝(SOT) SOT（Small OutLine Transistor）小外形晶體管封裝。這種封裝就是貼片型小功率晶體管封裝，比 TO 封裝體積小，一般用于小功率 MOSFET，如圖 36 所示。圖 36 SOT 封裝(SIP) SIP（System In a Package 系統(tǒng)級封裝）是將多種功能芯片，包括處理器、存儲器等功能芯片集成在一個封裝內(nèi)，從而實現(xiàn)一個基本完整的功能。與 SOC（System On a Chip 系統(tǒng)級芯片）相對應(yīng)。不同的是系統(tǒng)級封裝是采用不同芯片進行并排或疊加的封裝方式，而 SOC 則是高度集成的芯片產(chǎn)品。 設(shè)計基本概念 差分信號(Differengtial Signal)差分信號是用一個數(shù)值來表示兩個物理量之間的差異。從嚴格意義上來講，所有電壓信號都是差分的，因為一個電壓只能是相對于另一個電壓而言的。在某些系統(tǒng)里，系統(tǒng)“地”被用作電壓基準點。當“地”當作電壓測量基準時，這種信號規(guī)劃被稱之為單端的。我們使用該術(shù)語是因為信號是用單個導(dǎo)體上的電壓來表示的。 另一方面，一個差分信號作用在兩個導(dǎo)體上,信號值是兩個導(dǎo)體間的電壓差。差分信號與普通的單端信號相比的優(yōu)勢：a、抗干擾能力強，因為兩個根差分線之間的耦合很好，當外界存在嗓聲干擾時，是同時被耦合到兩條線上，而接收端關(guān)心的只是兩信號的差值；b、能有效抑制 EMI，由于兩根性的極性相反，所以它們對外輻射的電磁場可以相互抵消，泄放到個界的電磁能量少；c、時序定位精確，由于兩根信號的開關(guān)變化是位于兩個信號的交點，而不像普通北華航天工業(yè)學院畢業(yè)論文15單端信號信靠高低兩個閾值電壓確定。．微帶線(microstrip）微帶線是走在表面層，是一根帶狀導(dǎo)(信號線)。與地平面之間用一種電介質(zhì)隔離開。如果線的厚度、寬度以及與地平面之間的距離是可控制的，則它的特性阻抗也是可以控制的，如圖 37 所示。 圖 37 圖 38．帶狀線(stripline/double stripline）帶狀線是一條置于兩層導(dǎo)電平面之間的電介質(zhì)中間的銅帶線。如果線的厚度和寬度、介質(zhì)的介電常數(shù)以及兩層導(dǎo)電平面間的距離是可控的，那么線的特性阻抗也是可控的，如圖 38。．3W 規(guī)則為了減少線間串擾，應(yīng)保證線間距足夠大，當線中心間距不少于 3 倍線寬時，則可保持 70%的電場不互相干擾，稱為 3W 規(guī)則，如果達到 98%的電場不互相干擾，可使用10W 的間距。．20H 規(guī)則由于電源層與地層之間的電場是變化的，在板的邊緣會向外輻射電磁干擾，稱為邊沿效應(yīng)。解決的辦法是將電源層內(nèi)縮，使得電場只在接地層的范圍內(nèi)傳導(dǎo)，以一個H（電源和地之間的介質(zhì)厚度）為單位，若內(nèi) 20H 則可以將 70%的電場限制在接地層邊沿內(nèi)，內(nèi)縮 100H 則可以將 98%的電場限制在內(nèi)。北華航天工業(yè)學院畢業(yè)論文16．阻抗(impedance)在具有電阻、電感和電容的電路里，對交流電所起的阻礙作用叫做阻抗。阻抗常用Z 表示，是一個復(fù)數(shù),實部稱為電阻,虛部稱為電抗,其中電容在電路中對交流電所起的阻礙作用稱為容抗 ,電感在電路中對交流電所起的阻礙作用稱為感抗 ,電容和電感在電路中對交流電引起的阻礙作用總稱為電抗。．信號完整性(Si)信號完整性（Signal Integrity）：就是指電路系統(tǒng)中信號的質(zhì)量，如果在要求的時間內(nèi)，信號能不失真地從源端傳送到接收端，我們就稱該信號是完整的 。信號具有良好的信號完整性是指當在需要的時候，具有所必需達到的電壓電平數(shù)值。差的信號完整性不是由某一單一因素導(dǎo)致的，而是板級設(shè)計中多種因素共同引起的。主要的信號完整性問題包括反射、振蕩、地彈。．電磁干擾（EMI）（Electromagic Interference 簡稱 EMI）電磁干擾是指電磁波與電子元件作用后而產(chǎn)生的干擾現(xiàn)象，有傳導(dǎo)干擾和輻射干擾兩種。傳導(dǎo)干擾是指通過導(dǎo)電介質(zhì)把一個電網(wǎng)絡(luò)上的信號耦合(干擾)到另一個電網(wǎng)絡(luò)。輻射干擾是指干擾源通過空間把其信號耦合(干擾)到另一