【文章內容簡介】 BEGIN IF Start=39。139。 THEN tmp=00000001。 ELSIF (CP39。Event AND CP=39。139。) THEN tmp(7)=tmp(0)。 FOR I IN 1 To 7 LOOP tmp(7I)= tmp(8I)。 END LOOP。 END IF。 CP_out=CP。 END PROCESS。 Sign_OUT=tmp。 END。 如圖3－2所示，是CPLD 1 、CPLD ２ 的主要工作是，將由CPLD １ 輸出的信號經過被測線纜進行采集，且將并行位數轉換成串行數據傳給單片機進行處理， 其中包括SST_AND和CPLD_MCU兩個模塊。 CPLD ２ 中的內部模塊連接圖如圖3－3所示。 其中并串轉換和數據輸出的那塊（CPLD_MCU）VHDL語言如下： ======================CPLD_MCU VHDLLIBRARY ieee。 use 。 use 。 【實體說明】:SCK是從Mega32過來的SPI信號. SS內部與門的輸出 Sign_in是從本CPLD_1輸出的48個移位信號. MISO是串行數據給Mega32. ENTITY cpld_mcu IS PORT( SCK,SS : IN STD_LOGIC。 Sign_in : IN STD_LOGIC_VECTOR(7 DOWNTO 0)。 MISO : OUT STD_LOGIC )。 END。 ARCHITECTURE siemens OF cpld_mcu IS BEGIN 【進程說明】 :The POS_2is 48位并入串出程序. 并有SPI接口輸出給Mega32 POS_2: PROCESS (SCK,SS) Variable i: INTEGER RANGE 48 DOWNTO 0。 BEGIN IF SS=39。039。 THEN i:=7。 ELSIF rising_edge(SCK) THEN MISO=Sign_in(i)。 i:=i1。 END IF。 END PROCESS。 END。 如圖3－4所示，是CPLD_MCU 在MAX+plusII中的仿真波形。 CPLD 2 中 SST_AND 與門電路的主要作用是：只有在 CPLD 2 在工作時單片機才能從CPLD 1 中取出數據，這樣保證數據的可靠性和正確性。 ======================SST_AND VHDL============================= LIBRARY ieee。 use 。 use 。 ENTITY SST_AND IS PORT( ST,LOAD : IN STD_LOGIC。 StoS : OUT STD_LOGIC )。 END。 ARCHITECTURE siemens OF SST_AND IS BEGIN StoS=ST and LOAD。 END。 如圖3－5所示，是SST_AND 在MAX+plusII中的仿真波形 ２．ATＭega32（AVR）單片機的使用 單片機的I/O硬件分配圖如圖3－6所示 對于為什么要采用AVR單片機以及AVR單片機的優(yōu)點，在前面一節(jié)已經提到過這里就 在多說。Mega32 內部 Flash 是整個系統的主控制器（及核心） ，在系統中主要作用是把各部分功能都協調起來，并處理各類數據。 Mega32 單片機內系統程序，主要是圍繞對鍵盤中的幾個功能鍵（鍵盤的詳細情況在下一步介紹）進行處理，并做出相應的操作。其中單片機的重點是判斷由CPLD發(fā)來的信息即判斷線路的斷或短的情。具體的測試判斷過程是這樣的：當單片機發(fā)出Start和CP信號后兩塊CPLD開始工作，CP 每發(fā)出一個上升沿計一次數，說明是檢測第幾條線；信號采集用的 CPLD 將檢測信號傳到單片機（SS有效）的指定存儲單元（以16進制存放） ，然后單片機將這些數據拆分為二進制位；隨后先進行‘短路’判斷，將每一位與‘１’比較，如果是‘１’記住是那一位并存入短路記錄存儲單元；再進行‘斷路’判斷，還是一位一位比較，如果都是‘０’說明斷路并將當前線號存入斷路記錄存儲單元；如果‘１’只出現在當前檢測的線號時，說明線路正常。單片機中程序流程圖如圖3－7所示。 本系統中單片機SPI設計。在選擇SPI模式時，由于CPLD的是在上升沿改變輸出的，而改變輸出必需要時間，因此，上升沿讀到的數據是“上一個上升沿改變的數據” 。只能是在下降沿讀取數據。所以應選擇SPI模式1。單片機與CPLD進行通信的程序如下：【函數原形】: void init_SPI(void) 【參數說明】: 【功能說明】: SPI控制寄存器 =========================================void init_SPI(void) {SPCR=((1SPE)|/*==================================【函數原形】: uint8_t Read_from_SPI(void) 【參數說明】: 【功能說明】: I/O初始化 ===================== ===============uint8_t Read_from_SPI(void) { SPwhile(!(SPSRamp。return(SPDR)。 } /*==================================================== 【函數原形】: void Get_Data_from_FPGA(void) 【參數說明】: 【功能說明】: I/O初始化 ===================== ===============void Get_Data_from_FPGA(void) { sbi databuff[0]=Read_from_SPI()。 //databuff[1]=Read_from_SPI()。 //databuff[2]=Read_from_SPI()。 //databuff[3]=Read_from_SPI()。 //databuff[4]=Read_from_SPI()。 //databuff[5]=Read_from_SPI()。 cbi(PORTB,4)。 } 單片機與CPLD進行數據交換的時序圖如圖3－8所示。3．44矩陣式鍵盤的使用 根據系統的要求，要實現選擇圖號和線路號進行測試，則應當有‘0’—‘9’的數字鍵、選擇 ( ↓ )、確認鍵(Enter)、刪除鍵（Del） 、 開始測試鍵（Start） 、重新測試（Reset）等幾個功能鍵外，為了實現控制液晶屏的背光燈，又增設的‘Light’鍵，這樣正好是16個鍵。所以選擇44矩陣式鍵盤，即節(jié)省了I/O口資源（矩陣式鍵盤有m行n列，則鍵盤上有mn個按鍵，而它只需要占用m＋n個I/O口）又滿足了系統的要求，如果I/O口資源還緊缺的話，可采