【文章內(nèi)容簡介】 5端口地址端口地址PA口60HPB口61HPC口62H控制口63H表21 8086及引腳說明圖26 8086引腳圖兩種模式下，名稱和功能相同的32個引腳VCC、GND：電源、接地引腳(3個),8086CPU采用單一的+5V電源，但有兩個接地 引腳。 AD15—AD0（Address Data Bus）:地址/數(shù)據(jù)復用信號輸入/輸出引腳(16個),分時輸出 低16位地址信號及進行數(shù)據(jù)信號的輸入/輸出。A19/s6—A15/s3（Address Status Bus）:地址/狀態(tài)復用信號輸出引腳(4個),分時輸出 地址的高4位及狀態(tài)信息，其中s6為0用以指示8086CPU當前與總線連通；s5 為1表明8086/8088CPU可以響應可屏蔽中斷；ss3共有四個組態(tài)，用以指明當前 使用的段寄存器，如表95所示，00—ES，01—SS，10—CS，11—DS。NMI(NonMaskable Interrupt)、INTR（Interrupt Request）:中斷請求信號輸入引腳(2)，引入中斷源向CPU提出的中斷請求信號，高電平有效，前者為非屏蔽中斷請求，后者為可屏蔽中斷請求信號。（Read）:讀控制輸出信號引腳(1)，低電平有效，用以指明要執(zhí)行一個對內(nèi)存單元或I/O端口的讀操作，具體是讀內(nèi)存單元，還是讀I/O端口，取決于控制信號。CLK/(Clock）：時鐘信號輸入引腳(1)，時鐘信號的方波信號，占空比約為33%，即1/3周期為高電平，2/3周期為底電平，8086/8088的時鐘頻率（又稱為主頻）。Reset(Reset):復位信號輸入引腳(1)，高電平有效。8088/8086CPU要求復位信號至少維持4個時鐘周期才能起到復位的效果，復位信號輸入之后，CPU結(jié)束當前操作，并對處理器的標志寄存器、IP、DS、SS、ES寄存器及指令隊列進行清零操作，而將CS設置為0FFFFH。READY（Ready）:“準備好”狀態(tài)信號輸入引腳(1)，高電平有效，“Ready”輸入引腳接收來自于內(nèi)存單元或I/O端口向CPU發(fā)來的“準備好”狀態(tài)信號，表明內(nèi)存單元或I/O端口已經(jīng)準備好進行讀寫操作。該信號是協(xié)調(diào)CPU與內(nèi)存單元或I/O端口之間進行信息傳送的聯(lián)絡信號。 (Test):測試信號輸入引腳(1)，低電平有效,TEST信號與WAIT指令結(jié)合起來使用，CPU執(zhí)行WAIT指令后，處于等待狀態(tài)，當TEST引腳輸入低電平時，系統(tǒng)脫離等待狀態(tài)，繼續(xù)執(zhí)行被暫停執(zhí)行的指令。MN/MX（Minimum/Maximum Model Control）最小/最大模式設置信號輸入引腳(1)，該輸入引腳電平的高、低決定了CPU工作在最小模式還是最大模式，當該引腳接+5V時，CPU工作于最小模式下，當該引腳接地時，CPU工作于最大模式下。1/S7（Bus High Enable/Status）:高8位數(shù)據(jù)允許/狀態(tài)復用信號輸出引腳(1)，輸出。分時輸出有效信號，表示高8為數(shù)據(jù)線D15—D8上的數(shù)據(jù)有效和S7 狀態(tài)信號，但S7未定義任何實際意義。 利用信號和AD0信號，可知系統(tǒng)當前的操作類型，具體規(guī)定見表22 所示。表22 和A0的代碼組合和對應的操作A0操作所用數(shù)據(jù)引腳00從偶地址單元開始讀/寫一個字AD15 ~ AD001從奇地址單元或端口讀/寫一個字節(jié)AD15 ~ AD810從偶地址單元或端口讀/寫一個字節(jié)AD7 ~ AD011無效01從奇地址開始讀/寫一個字(在第一個總線周期將低8位數(shù)據(jù)送到AD15 ~AD8，下一個周期將高8位數(shù)據(jù)送到AD7 ~AD0 )AD15 ~ AD010 在8088系統(tǒng)中，該引腳為，用來與、一起決定8088芯片當前總線周期的讀寫操作，如表23所示。 性能 1 0 0 中斷響應 1 0 1 讀I/O端口 1 1 0 寫I/O端口 1 1 1 暫停（Halt） 0 0 0 取指令操作碼 0 0 1 讀存儲器 0 1 0 寫存儲器 0 1 1 無源表23(3).最小模式下的2431引腳 當8086CPU的引腳固定接+5V時，CPU處于最小模式下，這時候剩余的24—31共8個引腳的名稱及功能如下：（Interrupt Acknowledge）中斷響應信號輸出引腳(1)，低電平有效，該引腳是CPU響應中斷請求后，向中斷源發(fā)出的認可信號，用以通知中斷源，以便提供中斷類型碼，該信號為兩個連續(xù)的負脈沖。ALE（Address Lock Enable）:地址鎖存允許輸出信號引腳(1)，高電平有效，CPU通過該引腳向地址鎖存器8282/8283發(fā)出地址鎖存允許信號，把當前地址/數(shù)據(jù)復用總線上輸出的是地址信息，鎖存到地址鎖存器8282/8283中去。注意：ALE信號不能被浮空。（Data Enable）:數(shù)據(jù)允許輸出信號引腳，低電平有效，為總線收發(fā)器8286提供一個控制信號，表示CPU當前準備發(fā)送或接收一項數(shù)據(jù)。（Data Transmit/Receive）:數(shù)據(jù)收發(fā)控制信號輸出引腳(1)，CPU通過該引腳發(fā)出控制數(shù)據(jù)傳送方向的控制信號，在使用8286/8287作為數(shù)據(jù)總線收發(fā)器時，信號用以控制數(shù)據(jù)傳送的方向，當該信號為高電平時，表示數(shù)據(jù)由CPU經(jīng)總線收發(fā)器8286/8287輸出，否則，數(shù)據(jù)傳送方向相反。（Memory/Input amp。Output）: 存儲器/I/O端口選擇信號輸出引腳(1),這是CPU區(qū)分進行存儲器訪問還是I/O訪問的輸出控制信號。當該引腳輸出高電平 時，表明CPU要進行I/O端口的讀寫操作，低位地址總線上出現(xiàn)的是I/O端口的地址；當該引腳輸出低電平時，表明CPU要進行存儲器的讀寫操作，地址總線上出現(xiàn)的是訪問存儲器的地址。 (Write): 寫控制信號輸出引腳(1)，低電平有效，與配合實現(xiàn)對存儲單元、I/O端口所進行的寫操作控制。 HOLD(Hold Request): 總線保持請求信號輸入引腳(1)，高電平有效。這是系統(tǒng)中的其它總線部件向CPU發(fā)來的總線請求信號輸入引腳。 HLDA（Hold Acknowledge）:總線保持響應信號輸出引腳，高電平有效，表示CPU認可其他總線部件提出的總線占用請求，準備讓出總線控制權(quán)。(4).最大模式下的2431引腳當8086CPU的引腳固定接地時，CPU處于最大模式下，這時候剩余的24—31共8個引腳的名稱及功能如下：QSQS0（Instruction Queue Status）:指令隊列狀態(tài)信號輸出引腳(2),