【文章內(nèi)容簡介】 數(shù)器的值是否為7，若是，比較結(jié)果為高電平，否則輸出為低電平。本模塊的驅(qū)動是靠qA來驅(qū)動的。當(dāng)輸出為高時表明鎖相環(huán)達到了鎖定。b 接口說明本模塊有三個輸入，一個輸出。其中輸入信號qA，qB，分別是計數(shù)器counterA，counterB的輸出。reset是復(fù)位信號的輸入，采用的是異步復(fù)位，當(dāng)其為低電平時有效，輸出和內(nèi)部寄存器復(fù)位。本模塊完成的比較不是任何時候都在比較qA，qB，而是當(dāng)qA為7時，才進行比較。c 時序說明本模塊的時序圖要滿足的要求如圖37：下圖是當(dāng)輸入的時鐘的頻率、相位不同時，計數(shù)器的計數(shù)結(jié)果不同，檢測輸出結(jié)果將會是輸出低電平，表示鎖相環(huán)沒有達到鎖定。圖37 未鎖定時的時序圖38是當(dāng)輸入時鐘的頻率和相位相同時，計數(shù)器的計數(shù)結(jié)果相同，檢測輸出的結(jié)果是輸出高電平，表示鎖相環(huán)達到了鎖定。圖38鎖定時的時序 驗證與測試設(shè)計驗證：鎖相環(huán)鎖定檢測電路的實現(xiàn)，采用兩個計數(shù)器來對兩個輸入信號進行計數(shù)操作，以便比較在相同的時間內(nèi)，兩個計數(shù)器對兩個輸入時鐘的計數(shù)值是否相等。這種方法是可行的，當(dāng)兩個計數(shù)器的值在任何時刻都相同時表明兩個輸入 時鐘的頻率和相位相同，鎖相環(huán)達到鎖定狀態(tài)，否則鎖相環(huán)沒有達到鎖定狀態(tài)。物理驗證：實現(xiàn)三位的計數(shù)器，由于計數(shù)器的計數(shù)頻率很高，所以不能采用一般的現(xiàn)成的計數(shù)器，而要用晶體管搭建一個計數(shù)器。對同或比較電路也是如此。完成本課題采用了三個模塊來實現(xiàn)，其中兩個是計數(shù)器模塊，一個是同或比較模塊。對本設(shè)計方案設(shè)計的電路的測試，要分為四步來進行。第一步，對參考時鐘ｃｌｋＡ的計數(shù)器進行測試，主要測試的是復(fù)位信號有效時，計數(shù)器的內(nèi)部寄存器是否清零。對使能信號進行測試，測試當(dāng)使能信號無效時，計數(shù)器是否保持原有的計數(shù)值。測試計數(shù)器對時鐘頻率的要求，要求計數(shù)器正常工作，輸入時鐘的頻率要在什么范圍內(nèi)。由于是采用的模擬計數(shù)器，所以完成了計數(shù)器的功能測試后，還要測試計數(shù)器的靈敏度，抗噪聲性能。第二步，再按第一步的要求測試輸入時鐘ｃｌｋＢ的計數(shù)器。第三步，測試同或比較模塊，由于是采用的組合邏輯模塊，主要測試輸入復(fù)位信號的功能，當(dāng)復(fù)位信號有效時，輸出信號是否為低電平，測試數(shù)據(jù)變化的頻率范圍，最高的變化頻率，最后還要測試比較器的靈敏度，抗噪聲性能。第四步，將計數(shù)器和同或比較模塊連接成完成本課題的電路，對整個電路進行測試。先測試復(fù)位信號，再測試使能信號的功能，整個電路所允許的輸入時鐘的最高頻率，是否滿足課題所要達到的時鐘頻率。4 Hz PLL鎖定檢測電路反向提取分析 鎖定檢測電路外部引腳 鎖定檢測電路圖圖41 鎖定檢測電路圖 輸入引腳 鎖定檢測的輸入引腳如下： clka為輸入的參考時鐘。clkb為鎖相環(huán)輸出時鐘經(jīng)由分頻器進行16分頻得到的時鐘，鎖定檢測的目的就是要檢測clkb是否與輸入?yún)⒖紩r鐘具有相同的頻率和相位。輸入信號rst為復(fù)位端，當(dāng)其為高電平時，整個鎖定檢測電路的內(nèi)部寄存器都復(fù)位。當(dāng)其為低電平時，輸入時鐘的控制下，檢測電路開始工作。 輸出引腳鎖定檢測的輸出引腳為參考時鐘clka的輸出，其輸出頻率與clka相同。輸出引腳q為鎖定檢測的輸出端，當(dāng)鎖定檢測電路達到鎖定時，在檢測到達到鎖定時，輸出端q保持為高電平，當(dāng)鎖定檢測電路檢測到兩個時鐘沒有達到鎖定時，輸出端保持為低電平。 鎖定檢測電路內(nèi)部結(jié)構(gòu) 觸發(fā)器鎖定檢測內(nèi)部總共有42個觸發(fā)器，每個觸發(fā)器由30個CMOS晶體管組成。觸發(fā)器有時鐘輸入端，數(shù)據(jù)輸入端，復(fù)位信號輸入端，兩個輸出端口。觸發(fā)器為時鐘的上升沿觸發(fā)，復(fù)位信號為低電平時，觸發(fā)器復(fù)位。觸發(fā)器的內(nèi)部結(jié)構(gòu)如圖42： 圖42 D觸發(fā)器內(nèi)部結(jié)構(gòu) 異或門鎖定檢測內(nèi)部總共有19個異或門，每個異或門有兩個輸入端口，一個輸出端口，異或門采用13個晶體管組成，如圖43。圖43 二輸入異或門 反向器鎖定檢測內(nèi)部的反向器為由兩個CMOS晶體管組成。由于PMOS晶體管的空穴移動速度沒有電子移動的速度快，所以PMOS晶體管的溝道寬度要比NMOS晶體管的寬。 與非門鎖定檢測內(nèi)部有兩輸入的與非門，三輸入的與非門，四輸入的與非門。 或非門鎖定檢測內(nèi)部有一個18輸入的或非門，用來檢測兩個計數(shù)器的計數(shù)值是否一樣，構(gòu)成一個比較電路，如圖44。圖44 18輸入或非門 鎖定檢測電路的實現(xiàn) 計數(shù)器鎖定檢測內(nèi)部有兩個18位的計數(shù)器，計數(shù)器采用D觸發(fā)器來構(gòu)成，與傳統(tǒng)的同步計數(shù)器相比，本設(shè)計中沒有采用同步計數(shù)，而采用異步計數(shù)。構(gòu)成的計數(shù)器如圖45：圖45 18位計數(shù)器該計數(shù)器中的18個D觸發(fā)器采用相同的復(fù)位端。 比較模塊比較模塊的電路圖如圖46：圖46 比較電路圖比較模塊采用17個異或門和一個18輸入的或非門組成，18輸入或非門的一個輸入端采用的是計數(shù)器的最高位經(jīng)過一定的控制電路到達18輸入或非門的輸入端，此控制位好比一個檢測開關(guān)，當(dāng)鎖定參考時鐘計數(shù)器和反饋時鐘計數(shù)器的計數(shù)值相同時，且參考時鐘計數(shù)器的最高位已經(jīng)計數(shù)到1時，控制電路的開關(guān)打開，讓十八輸或非門輸出一個時鐘寬度的高電平。 控制模塊控制模塊的作用是為了在參考時鐘計數(shù)器的最高位計數(shù)到1時，對整個計數(shù)器電路進行復(fù)位操作，以便進行下一次的比較，之所以不采用最高位的反向來進行復(fù)位，是為了使復(fù)位達到與時鐘的同步，以維持系統(tǒng)工作的穩(wěn)定。如圖47：圖47 控制電路圖 反向提取的鎖定檢測電路圖 反向提取的電路圖為圖48圖48 鎖定檢測電路圖鎖定檢測電路左邊為參考時鐘、反饋時鐘輸入端，復(fù)位信號輸入端。復(fù)位信號為高電平時，整個電路復(fù)位。右邊的端口為輸出端，當(dāng)檢測到兩個時鐘達到鎖定時，輸出端保持為高電平，當(dāng)檢測到兩個時鐘沒有達到鎖定時，輸出端始終保持低電平。鎖定檢測電路的功能是對參考時鐘和輸入的比較時鐘進行計數(shù)，在一定的時間內(nèi)，若兩個計數(shù)器的計數(shù)值相同，就表示兩個時鐘是鎖定的，否則沒有鎖定。5 反相器設(shè)計 反相器的設(shè)計采用的是用一個PMOS 和NMOS 晶體管來實現(xiàn)，在高速的電路中，反相器中晶體管的參數(shù)設(shè)計也是很重要的，為了達到反相器能夠正確地進行0和1的翻轉(zhuǎn)，由于PMOS晶體管中的空穴的移動速度比自由電子慢，所以為了達到對稱的效果，PMOS晶體管的寬度比NMOS大。在本設(shè)計中，PMOS的參數(shù)為溝道長180nm、NMOS的參數(shù)為溝道長180nm、。在鎖定檢測電路的整個電路中，所有的反相器都采用此參數(shù)。 D觸發(fā)器設(shè)計 D觸發(fā)器的設(shè)計包含傳輸門的設(shè)計、反相器的設(shè)計、與非門的設(shè)計。傳統(tǒng)的D觸發(fā)器的數(shù)據(jù)輸入端都是直接接到傳輸門上，反向提取電路中的D觸發(fā)器的數(shù)據(jù)端都接到一個反相器上，再接入傳輸門上，以便使得在時鐘的上升沿進行計數(shù)。在鎖定檢測電路的整個電路中，所有的D觸發(fā)器都采用同樣的參數(shù)。 傳輸門設(shè)計 傳輸門采用一個PMOS和一個NMOS晶體管來實現(xiàn)，對于傳輸門的參數(shù)，在本設(shè)計中采用的參數(shù)為PMOS長180nm、NMOS的參數(shù)為長180nm、。 在本設(shè)計中，D觸發(fā)器采用的是異步復(fù)位，當(dāng)復(fù)位端為低電平時，整個D觸發(fā)器的輸出為0。在設(shè)計與非門中采用的參數(shù)為PMOS長180nm、NMOS的參數(shù)為長180nm、。結(jié)構(gòu)如圖51：左邊的信號為輸入信號端口，右邊的為輸出信號端口。 圖51 二輸入與非門設(shè)計 計數(shù)器設(shè)計 在本設(shè)計中，采用相同的D觸發(fā)器來設(shè)計一個18位的計數(shù)器，本計數(shù)器采用的是異步計數(shù)方式。采用統(tǒng)一的復(fù)位信號。設(shè)計的計數(shù)器如下，左邊依次為時鐘端、復(fù)位端，圖52為18位計數(shù)器的輸出端：圖52 計數(shù)器的設(shè)計 十八輸入或非門設(shè)計 十八輸入或非門的特點在鎖定檢測電路中，十八輸入或非門設(shè)計的好壞直接關(guān)系到鎖定檢測電路工作的穩(wěn)定。與傳統(tǒng)的或非門相比，反向提取電路的或非門只采用了幾個上拉PMOS晶體管的并聯(lián)來作為一個上拉PMOS晶體管。這就使得輸入信號不能任意接到或非門的輸入端，而必須進行選擇。 十八輸入或非門設(shè)計的困難在高速的設(shè)計中是要避免使用或非門的，尤其是扇入和扇出都比較大的或非門。由于在本設(shè)計中，或非門實現(xiàn)的功能是鐘控或非門，只有當(dāng)控制模塊的輸出端為0時，或非門開始工作。為此，控制模塊的輸出端必須接到十八輸入或非門的上拉PMOS晶體管的輸入端。當(dāng)上拉PMOS的輸入端為低電平時，P管道通，如果鎖定檢測電路達到鎖定時，所有的NMOS晶體管的輸入端都為低電平，所有的NMOS晶體管都不導(dǎo)通，使得輸出為高電平。但是，如果鎖定檢測沒有達到鎖定時，情況就會不同。如果P管輸入為低電平，P管導(dǎo)通，其他的NMOS晶體管，由于鎖定檢測沒有達到鎖定，所以存在有NMOS晶體管導(dǎo)通的情況，此時輸出端是否是為0，取決于NMOS晶體管參數(shù)的設(shè)置。如果NOMS晶體管的參數(shù)設(shè)計的很小，則其等效阻抗就比較大，使得NOMS晶體管和PMOS晶體管進行分