【文章內容簡介】 象，把前級攜帶的高頻雜波濾除，而去耦（decoupling）電容也稱退耦電容，是把輸出信號的干擾作為濾除對象。電容耦合的作用是將交流信號從前一級傳到下一級。當然，耦合的方法還有直接耦合和變壓器耦合的方法。直接耦合效率最高，信號又不失真，但是，前后兩級的工作點的調整復雜，相互牽連。為了不使后一級的工作點不受前一級的影響，就必須在直流方面把前一級和后一級分開。同時，又能使交流信號順利的從前一級傳給后一級，同時能完成這一任務的方法就是采用電容傳輸或變壓器傳輸來實現。它們都能傳遞交流信號和隔斷直流，使前后級的工作點互不牽連。但不同的是，用電容傳輸時，信號的相位要延遲一些，用變壓器傳輸時，信號的高頻成份要損失一些。一般情況下，小信號傳輸時，常用電容作為耦合元件，大信號或強信號的傳輸，常用變壓器作耦合元件。1．按制造工藝分類 半導體存儲器可以分為雙極型和金屬氧化物半導體型兩類。 雙極型（bipolar）由TTL晶體管邏輯電路構成。該類存儲器件的工作速度快，與CPU處在同一量級，但集成度低，功耗大，價格偏高，在微機系統(tǒng)中常用做高速緩沖存儲器cache。 金屬氧化物半導體型，簡稱MOS型。該類存儲器有多種制造工藝，如NMOS, HMOS, CMOS, CHMOS等，可用來制造多種半導體存儲器件，如靜態(tài)RAM、動態(tài)RAM、EPROM等。該類存儲器的集成度高，功耗低，價格便宜，但速度較雙極型器件慢。微機的內存主要由MOS型半導體構成。 2．按存取方式分類 　　半導體存儲器可分為只讀存儲器（ROM）和隨機存取存儲器（RAM）兩大類。ROM是一種非易失性存儲器，其特點是信息一旦寫入，就固定不變，掉電后，信息也不會丟失。在使用過程中，只能讀出，一般不能修改，常用于保存無須修改就可長期使用的程序和數據，如主板上的基本輸入/輸出系統(tǒng)程序BIOS、打印機中的漢字庫、外部設備的驅動程序等，也可作為I/O數據緩沖存儲器、堆棧等。RAM是一種易失性存儲器，其特點是在使用過程中，信息可以隨機寫入或讀出，使用靈活，但信息不能永久保存，一旦掉電，信息就會自動丟失，常用做內存，存放正在運行的程序和數據。 （1）ROM的類型 　　根據不同的編程寫入方式，ROM分為以下幾種。 ① 掩膜ROM　　掩膜ROM存儲的信息是由生產廠家根據用戶的要求，在生產過程中采用掩膜工藝（即光刻圖形技術）一次性直接寫入的。掩膜ROM一旦制成后，其內容不能再改寫，因此它只適合于存儲永久性保存的程序和數據。② PROM　　PROM（programmable ROM）為一次編程ROM。它的編程邏輯器件靠存儲單元中熔絲的斷開與接通來表示存儲的信息：當熔絲被燒斷時，表示信息“0”；當熔絲接通時，表示信息“1”。由于存儲單元的熔絲一旦被燒斷就不能恢復，因此PROM存儲的信息只能寫入一次，不能擦除和改寫。 ③ EPROM　　EPROM（erasable programmable ROM）是一種紫外線可擦除可編程ROM。寫入信息是在專用編程器上實現的，具有能多次改寫的功能。EPROM芯片的上方有一個石英玻璃窗口，當需要改寫時，將它放在紫外線燈光下照射約15～20分鐘便可擦除信息，使所有的擦除單元恢復到初始狀態(tài)“1”，又可以編程寫入新的內容。由于EPROM在紫外線照射下信息易丟失，故在使用時應在玻璃窗口處用不透明的紙封嚴，以免信息丟失。 ④ EEPROM　　EEPROM也稱E2PROM（electrically erasable programmable ROM）是一種電可擦除可編程ROM。它是一種在線（或稱在系統(tǒng)，即不用拔下來）可擦除可編程只讀存儲器。它能像RAM那樣隨機地進行改寫，又能像ROM那樣在掉電的情況下使所保存的信息不丟失，即E2PROM兼有RAM和ROM的雙重功能特點。又因為它的改寫不需要使用專用編程設備，只需在指定的引腳加上合適的電壓（如＋5V）即可進行在線擦除和改寫，使用起來更加方便靈活。 ⑤ 閃速存儲器　　閃速存儲器（flash memory），簡稱Flash或閃存。它與EEPROM類似，也是一種電擦寫型ROM。與EEPROM的主要區(qū)別是：EEPROM是按字節(jié)擦寫，速度慢；而閃存是按塊擦寫，速度快，一般在65～170ns之間。Flash芯片從結構上分為串行傳輸和并行傳輸兩大類：串行Flash能節(jié)約空間和成本，但存儲容量小，速度慢；而并行Flash存儲容量大，速度快。 　　Flash是近年來發(fā)展非常快的一種新型半導體存儲器。由于它具有在線電擦寫，低功耗，大容量，擦寫速度快的特點，同時，還具有與DRAM等同的低價位，低成本的優(yōu)勢，因此受到廣大用戶的青睞。目前，Flash在微機系統(tǒng)、尋呼機系統(tǒng)、嵌入式系統(tǒng)和智能儀器儀表等領域得到了廣泛的應用。 （2）RAM的類型 ① SRAM 　　SRAM（static RAM）是一種靜態(tài)隨機存儲器。它的存儲電路由MOS管觸發(fā)器構成，用觸發(fā)器的導通和截止狀態(tài)來表示信息“0”或“1”。其特點是速度快，工作穩(wěn)定，且不需要刷新電路，使用方便靈活，但由于它所用MOS管較多，致使集成度低，功耗較大，成本也高。在微機系統(tǒng)中，SRAM常用做小容量的高速緩沖存儲器。 ② DRAM　　DRAM（dynamic RAM）是一種動態(tài)隨機存儲器。它的存儲電路是利用MOS管的柵極分布電容的充放電來保存信息，充電后表示“1”，放電后表示“0”。其特點是集成度高，功耗低，價格便宜，但由于電容存在漏電現象，電容電荷會因為漏電而逐漸丟失，因此必須定時對DRAM進行充電（稱為刷新）。在微機系統(tǒng)中，DRAM常被用做內存（即內存條）。 ③ NVRAM　　NVRAM（non volatile RAM）是一種非易失性隨機存儲器。它的存儲電路由SRAM和E2PROM共同構成，在正常運行時和SRAM的功能相同，既可以隨時寫入，又可以隨時讀出。但在掉電或電源發(fā)生故障的瞬間，它可以立即把SRAM中的信息保存到EEPROM中，使信息得到自動保護。NVRAM多用于掉電保護和保存存儲系統(tǒng)中的重要信息。 　　隨著集成電路技術的不斷發(fā)展，半導體存儲器也得到迅速發(fā)展，不斷涌現出新型存儲器芯片。靜態(tài)RAM有同步突發(fā)SRAM（synchronous burst SRAM, SB SRAM）、管道突發(fā)SRAM（pipelined burst SRAM, PB SRAM）等。動態(tài)RAM有快速頁模式DRAM（fast page mode DRAM, FPM DRAM）、擴充數據輸出RAM（extended data output RAM, EDORAM）、同步DRAM（synchronous DRAM, SDRAM）、Rambus公司推出的RDRAM（Rambus DRAM）、Intel公司推出的DRDRAM（direct Rambus DRAM）等。專用存儲器芯片有鐵電體RAM（ferroeelectric RAM, FRAM）、雙口RAM、先進先出存儲器（FIFO RAM）等。、CPLD特點及區(qū)別FPGA(現場可編程門陣列)與 CPLD(復雜可編程邏輯器件)都是可編程邏輯器件，它們是在PAL,GAL等邏輯器件的基礎之上發(fā)展起來的。同以往的PAL,GAL等相比較，FPGA／CPLD的規(guī)模比較大，它可以替代幾十甚至幾千塊通用IC芯片。這樣的FPGA／CPLD實際上就是一個子系統(tǒng)部件。這種芯片受到世界范圍內電子工程設計人員的廣泛關注和普遍歡迎。經過了十幾年的發(fā)展，許多公司都開發(fā)出了多種可編程邏輯器件。 對用戶而言，CPLD與FPGA的內部結構稍有不同，但用法一樣，所以多數情況下，不加以區(qū)分。 FPGA／CPLD芯片都是特殊的ASIC芯片，它們除了具有ASIC的特點之外，還具有以下幾個優(yōu)點： 隨著VlSI(Very Large Scale IC，超大規(guī)模集成電路)工藝的不斷提高單一芯片內部可以容納上百萬個晶體管， FPGA／CPLD芯片的規(guī)模也越來越大，其單片邏輯門數已達到上百萬門，它所能實現的功能也越來越強，同時也可以實現系統(tǒng)集成。 FPGA／CPLD芯片在出廠之前都做過百分之百的測試，不需要設計人員承擔投片風險和費用，設計人員只需在自己的實驗室里就可以通過相關的軟硬件環(huán)境來完成芯片的最終功能設計。所以， FPGA／CPLD的資金投入小，節(jié)省了許多潛在的花費。 用戶可以反復地編程、擦除、使用或者在外圍電路不動的情況下用不同軟件就可實現不同的功能。所以，用FPGA／PLD 試制樣片，能以最快的速度占領市場。 FPGA／CPLD軟件包中有各種輸入工具和仿真工具，及版圖設計工具和編程器等全線產品，電路設計人員在很短的時間內就可完成電路的輸入、編譯、優(yōu)化、仿真，直至最后芯片的制作。 當電路有少量改動時，更能顯示出FPGA／CPLD的優(yōu)勢。電路設計人員使用FPGA／CPLD進行電路設計時，不需要具備專門的IC(集成電路)深層次的知識， FPGA／CPLD軟件易學易用，可以使設計人員更能集中精力進行電路設計，快速將產品推向市場。FPGA是現場可編程邏輯門陣列的簡稱，是電子設計的一個里程碑。CPLD是復雜可變成邏輯器件的簡稱。盡管FPGA和CPLD都是可編程ASIC器件,有很多共同特點,但由于CPLD和FPGA結構上的差異,具有各自的特點: 1）、CPLD更適合完成各種算法和組合邏輯,FP GA更適合于完成時序邏輯。換句話說,FPGA更適合于觸發(fā)器豐富的結構,而CPLD更適合于觸發(fā)器有限而乘積項豐富的結構。 2）、CPLD的連續(xù)式布線結構決定了它的時序延遲是均勻的和可預測的,而FPGA的分段式布線結構決定了其延遲的不可預測性。 3）、在編程上FPGA比CPLD具有更大的靈活性。CPLD通過修改具有固定內連電路的邏輯功能來編程,FPGA主要通過改變內部連線的布線來編程。FP GA可在邏輯門下編程,而CPLD是在邏輯塊下編程。 4）、FPGA的集成度比CPLD高,具有更復雜的布線結構和邏輯實現。 5）、CPLD比FPGA使用起來更方便。CPLD的編程采用E2PROM或FASTFLASH技術,無需外部存儲器芯片,使用簡單。而FPGA的編程信息需存放在外部存儲器上,使用方法復雜。 6）、CPLD的速度比FPGA快,并且具有較大的時間可預測性。這是由于FPGA是門級編程,并且CLB之間采用分布式互聯,而CPLD是邏輯塊級編程,并且其邏輯塊之間的互聯是集總式的。 7）、在編程方式上,CPLD主要是基于EEPROM或FLASH存儲器編程,編程次數可達1萬次,優(yōu)點是系統(tǒng)斷電時編程信息也不丟失。CPLD又可分為在編程器上編程和在系統(tǒng)編程兩類。FPGA大部分是基于SRAM編程,編程信息在系統(tǒng)斷電時丟失,每次上電時,需從器件外部將編程數據重新寫入SRAM中。其優(yōu)點是可以編程任意次,可在工作中快速編程,從而實現板級和系統(tǒng)級的動態(tài)配置。 8）、CPLD保密性好,FPGA保密性差。 9）、一般情況下,CPLD的功耗要比FPGA大,且集成度越高越明顯。 隨著復雜可編程邏輯器件(CPLD)密度的提高，數字器件設計人員在進行大型設計時，既靈活又容易，而且產品可以很快進入市場。許多設計人員已經感受到CPLD容易使用、時序可預測和速度高等優(yōu)點，然而，在過去由于受到CPLD密度的限制，他們只好轉向FPGA和ASIC。現在，設計人員可以體會到密度高達數十萬門的CPLD所帶來的好處。 CPLD結構在一個邏輯路徑上采用1至16個乘積項，因而大型復雜設計的運行速度可以預測。因此，原有設計的運行可以預測，也很可靠，而且修改設計也很容易。CPLD在本質上很靈活、時序簡單、路由性能極好，用戶可以改變他們的設計同時保持引腳輸出不變。與FPGA相比，CPLD的I/O更多，尺寸更小。如今，通信系統(tǒng)使用很多標準，必須根據客戶的需要配置設備以支持不同的標準。CPLD可讓設備做出相應的調整以支持多種協議，并隨著標準和協議的演變而改變功能。這為系統(tǒng)設計人員帶來很大的方便，因為在標準尚未完全成熟之前他們就可以著手進行硬件設計，然后再修改代碼以滿足最終標準的要求。CPLD的速度和延遲特性比純軟件方案更好，它的NRE費用低於ASIC，更靈活，產品也可以更快入市。CPLD可編程方案的優(yōu)點如下：●邏輯和存儲器資源豐富(CYPRESS Delta39K200的RAM超過480 Kb)●帶冗余路由資源的靈活時序模型●改變引腳輸出很靈活●可以裝在系統(tǒng)上后重新編程●I/O數目多●具有可保證性能的集成存儲器控制邏輯●提供單片CPLD和可編程PHY方案 由于有這些優(yōu)點，設計建模成本低，可在設計過程的任一階段添加設計或改變引腳輸出，可以很快上市CPLD的結構CPLD是屬於粗粒結構的可編程邏輯器件。它具有豐富的邏輯資源(即邏輯門與寄存器的比例高)和高度靈活的路由資源。CPLD的路由是連接在一起的，而FPGA的路由是分割開的。FPGA可能更靈活，但包括很多跳線，因此速度較CPLD慢。 CPLD以群陣列（array of clusters）的形式排列，由水平和垂直路由通道連接起來。這些路由通道把信號送到器件的引腳上或者傳進來，并且把CPLD內部的邏輯群連接起來。 CPLD之所以稱作粗粒，是因為，與路由數量相比，邏輯群要大得到。CPLD的邏輯群比FPGA的基本單元大得多，因此FPGA是細粒的。CPLD的功能塊CPLD最基本的單元是宏單元。一個宏單元包含一個寄存器(使用多達16個乘積項作為其輸入)及其它有用特性。 因為每個宏單元用了16個乘積項，因此設計人員可部署大量的組合邏輯而不用增加額外的路徑。這就是為何CPLD被認為是“邏輯豐富”型的。 宏單元以邏輯模塊的形式排列(LB)，每個邏輯模塊由16個宏單元組成。宏單元執(zhí)行一個AND操作，然后一個OR操作以實現組合邏輯。 每個邏輯群有8個邏輯模塊，所有邏輯群都連接到同一個可編程互聯矩陣。每個群還包含兩個單端口邏輯群存儲器模塊和一個多端口通道存儲器模塊。前者每模塊有8,192b存儲器，后者包含4,096b專用通信存儲器且可配置為單端口、多端口或帶專用控制邏輯的FIFO。CPLD有什麼好處？I/O數量多CPLD的好處之一是在給定的器件密度上可提供更多的I/O數，有時甚至高達70%。 時序模型簡單CPLD優(yōu)于其它可編