【文章內容簡介】 引腳、實時時鐘以及看門狗定時器等通用外設外，還包含有用于各種音頻、視頻的高速串行端口(SPORT)和并行端口(PPI)。這些外設滿足了典型系統(tǒng)的各種需求，并且通過它們增強了系統(tǒng)的擴充能力，ADSPBF533的存儲結構ADSPBF533利用32位地址總線構成統(tǒng)一的4GB尋址空間。片內存儲器，片外存儲器，以及存儲器映射I/O資源在這個統(tǒng)一的地址空間中獨立占據(jù)各自的一段。 ADSPBF533地址映射（1）片內存儲器ADSPBF533采用改進的哈佛結構，指令與數(shù)據(jù)分開存放。片內有3塊存儲區(qū)，內核能對其進行全速訪問，分別為：80KB指令存儲器，其中16KB可以配置為指令緩存；64KB數(shù)據(jù)存儲器，其中32KB可以配置為數(shù)據(jù)緩存；4KB的便簽存儲器，只能作為數(shù)據(jù)SRAM訪問，不能配置為cache，可以作為系統(tǒng)堆棧。（2）片外存儲器 片外存儲器，離內核較遠，訪問時會有延遲，但容量大，ADSPBF533通過外部總線接口單元(EBIU)對其進行訪問。（3）I/O存儲器空間ADSPBF533沒有定義獨立的I/O空間。所有的資源都被映射到統(tǒng)一的32位地址空間。片上I/O設備的控制寄存器被映射到靠近4GB地址空間頂端的存儲器映射寄存器(MMR)地址范圍內。ADSPBF533的片上外設，ADSP—BF533內部集成了豐富的片上外設，包括：◆1個并行外設接口(PPI)，支持ITU656視頻數(shù)據(jù)格式；◆2個雙通道全雙工同步串行接口(SPORT)，支持8個立體聲12S通道；◆1個通用異步串口UART，支持IrDA；◆1個SPI兼容端口；◆1個實時時鐘RTC；◆1個看門狗定時器；◆3個通用定時器；◆16個可編程通用的I/O口；◆外部總線接口單元(EBIU)，支持片外同步或者異步存儲器。四、軟件設計基礎Visual DSP++簡介Visual DSP++提供了一個集成化的開發(fā)環(huán)境，在它上面可以完成程序的編輯、調試和仿真等，它主要包括：◆與Visual DSP++一體化的集成開發(fā)和調試環(huán)境(IDDE)；◆帶有實時運行庫的C／CH語言優(yōu)化編譯器；◆匯編器、鏈接器； Visual DSP++集成開發(fā)環(huán)境此外，Visual DSP++還集成了許多小工具[14]，方便開發(fā)人員使用。主要有：◆專索鏈接器。這個圖形化的工具使得程序開發(fā)人員可以更加方便地生成鏈接描述文件?！魣D像查看器?？梢杂脕碛^察DSP內存或來自PC的圖像或視頻信息（BMP、JPEG、PPM和MPEG）。還可以復制和輸出保存圖像。 ◆FLASH編程器。它可以簡化在FLASH中改變數(shù)據(jù)及在內存中修改內容的過程?！艟彌_可視化工具。該工具作為插件來運行，使用這個工具使得設計人員可以觀察一個DSP應用程序的緩存使用情況?！粜阅芊治銎鳎碌男阅芊治銎鹘Y合了統(tǒng)計型的性能分析器，可以觀察數(shù)據(jù)排序、指定程序跟蹤的時間和設置內存濾波區(qū)域。利用Visual DSP++集成環(huán)境開發(fā)DSP程序流程[15],可分為以下三個階段：（1）模擬調試——利用Visual DSP++提供的模擬器進行軟件程序的編輯、調試，不需要硬件；（2）評估板測試——在Visual DPS++環(huán)境下利用評估扳對程序進行測試和評估，決定該芯片是否能滿足需要；（3）開發(fā)板調試——在Visual DSP++環(huán)境下通過仿真器將程序下載到目標板中在線調試。模擬測試目標測試板編碼寫系統(tǒng)結構文件代碼產(chǎn)生C源文件.c庫文件結構文件.ldf工程文件.ldf編譯鏈接Build目標板開發(fā)板/實驗板軟件模擬器SimulatorEZICE仿真器Emulator測試/測試DSP產(chǎn)生EPROM碼制作/測試DSP處理系統(tǒng) Visual DSP++ 環(huán)境下的程序開發(fā)流程ADSPBF533的DMAADSPBF533的DMA傳輸可以發(fā)生在存儲器空間之問，也可以發(fā)生在存儲器和任一有DMA能力的外設之間。有DMA傳輸能力的外設包括SPORT口、SPI端口、UART和PPI端口，每個外設至少有一個專用DMA通道，加上存儲器DMA通道，ADSPBF533內部總共12個DMA通道，分別為：SPORT0接收DMA通道、SPORT0發(fā)送DMA通道、SPORTl接收DMA通道、SPORTl發(fā)送DMA通道、UART接收通道、UART發(fā)送通道、PPI DMA通道、SPI DMA通道、4個存儲器通道(2個讀通道和2個寫通道)。DMA通過以下幾個寄存器進行設置：（1）控制寄存器(DMAx_CONFIG)，用于設置DMA傳輸?shù)姆较颉?shù)據(jù)寬度、中斷以及使能控制等內容。（2）內部循環(huán)計數(shù)寄存器(DMAx_X_COUNT)；（3）內層循環(huán)地址增量寄存器(DMAx_X_MODIFY)；（4）外層循環(huán)計數(shù)寄存器(DMAx_Y_COUNT)；（5）外層循環(huán)地址增量寄存器(DMAx_Y_MODIFY)；（6）起始地址寄存器(DMAx_START)ADSPBF533處理器的傳輸可以基于描述符，也可以基于寄存器。使用描述符DMA時，需要一組稱為DMA描述符的參數(shù)，這些參數(shù)以結構體鏈表的形式存儲在存儲器中，鏈表的每個成員稱為一個DMA描述符，每個描述符對應～次DMA傳輸，它包含DMA傳輸所需的信息。描述符DMA實際上是將多次DMA傳送鏈接在一起，當一個DMA數(shù)據(jù)傳輸完成之后，DMA控制器會自動地取下一個描述符信息，開始新的DMA數(shù)據(jù)傳輸，這些DMA描述符允許不同通道的DMA鏈接，例如SPORT DMA后可接SPI DMA。寄存器型DMA不需要描述符，只要設置相應的寄存器，就可以開始一次DMA傳輸。寄存器型DMA分為兩種：停止型和自動緩沖型，由控制寄存器DMAx_CONFIG中的FLOW位設置。停止型DMA在一次傳輸完成之后，就停止；自動緩沖型DMA，在每次DMA傳輸完成之后，各寄存器自動重新使用原來設置的值，這樣就會形成一個循環(huán)，繼續(xù)地傳送數(shù)據(jù)，直到將控制寄存器DMAx_CONFIG中DMA使能位清零，終止DMA傳送。即自動緩沖型DMA，只需很少的初始化設置，對重復的傳送不需要再進行設置。ADSPBF533的中斷管理ADSPBF533的事件控制器處理5種不同類型的事件：（1）仿真：仿真事件使處理器進入仿真模式，允許通過JTAG接口命令和控制處理器。（2）復位：此事件使處理器復位。（3）不可屏蔽中斷(NMI)：NMI事件可以由軟件“看門狗定時器或者處理器的NMI輸入信號產(chǎn)生的。NMI事件經(jīng)常用作斷電指示，有序地進行系統(tǒng)關閉工作。（4）異常：異常是與程序執(zhí)行同步發(fā)生的事件，即指令執(zhí)行完之前可能會產(chǎn)生異常。例如數(shù)據(jù)對準違規(guī)、未定義指令等情況都將導致異常。（5）中斷：中斷是與程序執(zhí)行異步發(fā)生的事件，由定時器、外設、輸入引腳等引起，也可以由軟件指令觸發(fā)。ADSPBF533的事件控制器包括2個部分，內核事件控制器(CEC)和系統(tǒng)中斷控制器(SIC)，它們協(xié)同工作來控制所有系統(tǒng)事件。、事件向量表(EVT)及優(yōu)先級。9個通用中斷(IVG157)中，通常將優(yōu)先級最低的2個中斷(IVGl514)留作軟件中斷，剩下的7個優(yōu)先級中斷分別用于ADSPBF533的外設。系統(tǒng)中斷控制器(SIC)為來自多個外設的中斷源提供至CEC通用中斷輸入的映射。盡管ADSPBF533處理器提供了默認的映射，用戶仍可以通過改寫中斷設置寄存器(SICIAR)的值，來改變中斷事件的映射和優(yōu)先權。SIC使用4個32位中斷控制和狀態(tài)寄存器，控制外設中斷的處理：（1）SIC中斷屏蔽寄存器(SIC_IMASK)：此寄存器控制每個外設中斷事件是否被屏蔽。只有沒有被SIC屏蔽的中斷才能進入CEC的通用中斷中進行處理。（2）SIC中斷狀態(tài)寄存器(SIC_ISR)：由于多個外設可以映射到同一事件，該寄存器用于指示是哪個外設中斷源觸發(fā)該中斷。（3）系統(tǒng)中斷分配寄存器(SIC_IARx)：通過改寫此寄存器的值，可以改變中斷事件的映射和優(yōu)先權。（4）SIC中斷喚醒使能寄存器(SIC_IWR)：當事件發(fā)生而處理器處于睡眠(掉電)模式時，可以通過設置該寄存器中的相應位，喚醒處理器。 內核事件控制器（CEC）第三章 數(shù)碼相框系統(tǒng)的硬件設計第一節(jié) 系統(tǒng)硬件結構。 數(shù)碼相框系統(tǒng)硬件結構框圖系統(tǒng)以ADSPBF533為核心，其硬件電路的設計除了包含基本的電源電路、時鐘復位電路、JTAG接口電路的設計之外，還包含SD卡接口電路，TFTLCD接口電路以及ADl836接口電路的設計，下面具體介紹。第二節(jié) 核心處理器模塊系統(tǒng)選用ADSP—BF533作為核心處理器，這部分電路的設計主要包括以下幾個部分：(1)時鐘電路。ADSPBF533可以使用外部時鐘，也可以使用內部振蕩電路。本系統(tǒng)采用的是內部振蕩電路外接晶振的方式，晶振連接到CLKIN和XTAL之間，并與兩個電容相連。 數(shù)字時鐘27MHz晶振產(chǎn)生方波信號輸入到DSP中，由DSP內部PLL倍頻產(chǎn)生內核時鐘和系統(tǒng)時鐘。(2)電源電路。系統(tǒng)采用2節(jié)五號電池串聯(lián)供電，總的電池電量為4000mAh，標準輸出電壓為3V。先采用升壓式的DC．DC芯片TPS61030將3V升到5．0V，供ADSPBF533的外設和內核使用。 電源電路(4)JTAG接口電路。ADSPBF533提供了一個IEEE 。本系統(tǒng)采用14針接口的標準。 JTAG接口電路(3)復位電路。本系統(tǒng)采用專用復位芯片IMP811實現(xiàn)手動復位。 復位電路第三節(jié) SD卡接口SD卡是一種基于半導體快閃記憶器的新一代記憶設備。由日本松下、東芝及美國SanDisk公司于1999年8月共同開發(fā)研制。大小猶如一張郵票的SD記憶卡，重量只有2克，但卻擁有高記憶容量、快速數(shù)據(jù)傳輸率、極大的移動靈活性等特點，而且能夠保證數(shù)據(jù)資料的安全保密。目前已經(jīng)廣泛地應用于便攜式裝置上，例如數(shù)碼相機、數(shù)碼攝像機、PDA及手機等數(shù)碼產(chǎn)品。SD卡有兩種可選的通訊協(xié)議：SD模式和SPI模式。SD模式是SD卡標準的讀寫方式，采用四條數(shù)據(jù)線并行傳輸數(shù)據(jù)，數(shù)據(jù)傳輸速率高，但是傳輸協(xié)議復雜；SPI總線模式只有一條數(shù)據(jù)傳輸線，數(shù)據(jù)傳輸速率較低，但傳輸協(xié)議簡單，易于實現(xiàn)。在SD卡數(shù)據(jù)讀寫時間要求不是很嚴格的情況下，選用SPI模式可以說是一種最佳的解決方案。ADSP．BF533內部集成了～個SPI接口，它可提供處理器與各種SPI兼容外設之間的無縫連接。ADSP．BF533的SPI接口具有以下特點：(1)支持全雙工操作；(2)ADSP．BF533可以作為SPI主機，也可以作為從機；(3)支持DMA模式，發(fā)送和接收共用一個DMA通道；(4)波特率、時鐘極性和相位均可編程控制。本系統(tǒng)中，ADSPBF533通過SPI接口直接與SD卡座接口相連接，如圖3．6所示，ADSPBF533作為主設備，輸出時鐘信號和從設備的選擇信號。 SD卡接口電路第四節(jié) TFTLCD接口一、PPI接口介紹PPI接口是Blackfin系列處理器新推出的一種外部接口，全稱為并行外圍接口，是數(shù)據(jù)高速傳輸專用的半雙工通道。該接口包括16位的數(shù)據(jù)傳輸線、3個同步信號和一個時鐘信號，具有以下特點：(1)不需要地址線配合，直接與DMA通道整合，讀寫數(shù)據(jù)時自動地址增減。(2)具有幀同步信號，不產(chǎn)生讀信號和寫信號。PPI提供的3個同步信號均是幀同步信號，每幀數(shù)據(jù)傳輸前產(chǎn)生一個高電平的同步信號。這些同步信號配置靈活，可根據(jù)設計要求配置為0、1個或者3個同步信號。(3)時鐘信號配置靈活。時鐘作為輸入信號，既可直接由外部時鐘源提供，也可以由DSP自身系統(tǒng)時鐘分頻輸出后再作為輸入時鐘，最高頻率為系統(tǒng)時鐘頻率的一半，該時鐘信號決定PPI傳輸?shù)乃俣取?4)數(shù)據(jù)傳輸寬度可以靈活設定，可設置為8位～16位8種數(shù)據(jù)寬度。PPI的16位數(shù)據(jù)線中高12位與ADSPBF533的PF4～PFl5(Program flag，可編程標志)復用，低4位是專用數(shù)據(jù)線PPI0～PPI3。當數(shù)據(jù)帶寬不足16位時，未被復用的管腳可以作其它用途使用。由于PPI具有獨立的時鐘和同步信號，可以直接連接并行AD、并行DA、視頻編解碼器、液晶顯示器以及其它并行外設。二、TFTLCD與ADSPBF533的連接薄膜晶體管液晶顯示器(TFTLCD)具有重量輕、平板化、低功耗、無輻射、易于實現(xiàn)全彩色顯示等特點，目前已被廣泛地應用在便攜式電腦、數(shù)碼攝錄相機、PDA移動通訊工具等眾多領域。 TFTLCD接口電路本系統(tǒng)中的TFTLCD是型號為TS35NDl501的24位真彩數(shù)字屏，能夠顯示320240大小的RGB圖像。ADSPBF533通過PPI口與TS35NDl501相連，如圖3．7所示。TS35NDl501的數(shù)據(jù)是以8位RGB方式傳入的，顯示一個點時，先傳送8位R信號，再傳送8位G信號，最后是8位B信號，因此只需要8根PPI數(shù)據(jù)線，TFT屏的、場同步信號線可直接連接在PPI的幀同步信號線PPI—FSl和PPIFS2上。第五節(jié) 外部存儲器接口一、SDRAM與ADSPBF533的連接SDRAM(同步動態(tài)隨機存儲器)具有隨機讀寫速度快，寫入數(shù)據(jù)之前不需要進行擦除的特點，在嵌入式系統(tǒng)中通常用來存儲臨時數(shù)據(jù)。本系統(tǒng)采用M48LC4M16ATG75，其容量為32M。ADSPBF533內部集成的外部總線接口單元(EBIV)可提ADSPBF533與SDRAM的無縫連接，它最多支持4個SDRAM banks，每個bank容量可以達到128MBytes。 ADSPBF533與SDRAM接口框圖 引腳表述二、Flash與ADSPBF533的連接ADSPBF533有4種引導方式，在系統(tǒng)復位,ADSPBF533根據(jù)BMODEBMODE0引腳